【摘要】：卷積碼是糾錯編碼的一種,具有良好的糾錯性能。自卷積碼的最佳譯碼算法——Viterbi譯碼算法提出以來,卷積碼編碼器和Viterbi譯碼器已被廣泛應(yīng)用于各種數(shù)字糾錯系統(tǒng)中。隨著多模技術(shù)的發(fā)展,越來越多的系統(tǒng)要求數(shù)字信號處理(DSP)單元兼容多種網(wǎng)絡(luò)制式,每一種制式對應(yīng)不同參數(shù)的卷積碼,因此就需要一種多參數(shù)可重構(gòu)的Viterbi譯碼器。本論文從卷積碼的基本參數(shù)出發(fā),通過分析各參數(shù)對Viterbi譯碼器結(jié)構(gòu)的影響,提出了實現(xiàn)多參數(shù)配置的設(shè)計思路。經(jīng)過原理設(shè)計、電路設(shè)計、面積優(yōu)化、仿真驗證和綜合等過程,完成了一種高性能多參數(shù)動態(tài)可重構(gòu)Viterbi譯碼器的研究與設(shè)計。論文的主要工作內(nèi)容歸納如下。1)分析了Viterbi譯碼器的基本結(jié)構(gòu),通過分析碼率、約束長度和約束多項式對Viterbi譯碼器內(nèi)部各模塊的影響,確定了本文將以結(jié)構(gòu)拓撲、優(yōu)化的方式實現(xiàn)Viterbi譯碼器的多參數(shù)可重構(gòu)。2)提出了可重構(gòu)Viterbi譯碼器的新結(jié)構(gòu),設(shè)計了兩個新功能單元——參數(shù)配置單元和標(biāo)準卷積碼碼字運算單元,參數(shù)配置單元根據(jù)碼率和約束長度對Viterbi譯碼器的輸入碼字和約束多項式進行動態(tài)調(diào)整,生成標(biāo)準化碼字和標(biāo)準化多項式。標(biāo)準卷積碼碼字根據(jù)標(biāo)準化多項式實時計算對應(yīng)于目標(biāo)狀態(tài)的標(biāo)準卷積碼碼字。此外,對分支度量運算單元和狀態(tài)度量運算單元進行了改進,分支度量運算單元根據(jù)標(biāo)準化碼字與標(biāo)準卷積碼碼字動態(tài)計算分支度量值,狀態(tài)度量運算單元根據(jù)碼率和約束長度構(gòu)建網(wǎng)格圖,生成狀態(tài)轉(zhuǎn)換路徑,采用全并行的方式計算狀態(tài)度量值。標(biāo)準卷積碼碼字運算單元、分支度量運算單元和狀態(tài)度量運算單元的運算均與目標(biāo)狀態(tài)相關(guān)聯(lián),三者之間形成自對準網(wǎng)絡(luò),能夠根據(jù)輸入?yún)?shù)的變化動態(tài)調(diào)整映射關(guān)系,實現(xiàn)Viterbi譯碼器的動態(tài)可重構(gòu)。本文設(shè)計的可重構(gòu)Viterbi譯碼器支持可變碼率1/2、1/3、1/4,可變約束長度3-9,以及每比特位可任意變化的約束多項式,吞吐率高達200 Mbps。3)在已設(shè)計完成的可重構(gòu)Viterbi譯碼器的結(jié)構(gòu)上,以實現(xiàn)最佳面積優(yōu)化的設(shè)計為目標(biāo),針對標(biāo)準卷積碼碼字運算單元和分支度量運算單元提出了奇偶分離復(fù)用和等效歐氏距離的方法。在標(biāo)準卷積碼碼字運算單元中,采用迭代運算的方式優(yōu)先計算偶數(shù)狀態(tài)碼的標(biāo)準卷積碼碼字,然后復(fù)用偶數(shù)狀態(tài)碼的標(biāo)準卷積碼碼字計算奇數(shù)狀態(tài)碼的標(biāo)準卷積碼碼字,減少了低比特位的重復(fù)運算。在分支度量運算單元中采用矢量差的“1-范數(shù)”代替“2-范數(shù)”進行歐氏距離的等效近似運算,降低了計算分支度量值的復(fù)雜度。采用奇偶分離復(fù)用和等效歐氏距離的方法對標(biāo)準卷積碼碼字運算單元與分支度量運算單元進行優(yōu)化設(shè)計后,兩者的邏輯門數(shù)量約為12 k和20 k,分別降低了33.3%和54.5%。4)完成可重構(gòu)Viterbi譯碼器的RTL設(shè)計后,對各子模塊和整體進行仿真,驗證了可重構(gòu)Viterbi譯碼器功能的正確性。采用MATLAB建立基于Viterbi譯碼算法的通信系統(tǒng)模型,通過在信道中施加加性高斯白噪聲,對可重構(gòu)Viterbi譯碼器的糾錯性能進行評估。對于所有的仿真參數(shù),當(dāng)系統(tǒng)的信噪比為6 dB時,系統(tǒng)的誤碼率均低于0.1%,最低可達到0.0001‰,能夠適用于大多數(shù)通信標(biāo)準中。綜上所述,本文設(shè)計的可重構(gòu)Viterbi譯碼器具有較高的靈活性,除了常用碼率1/2和1/3,對碼率為1/4的通信標(biāo)準也具有良好的兼容性。此外,經(jīng)過優(yōu)化設(shè)計,使得譯碼器在擁有較高吞吐率的同時,將邏輯門的數(shù)量限制在了159.5 k;與相關(guān)研究相比,其邏輯資源消耗量降低了約16%,吞吐率提高了約230%。
【學(xué)位授予單位】：江南大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2017
【分類號】：TN911.22

【參考文獻】

相關(guān)期刊論文 前5條

1 MA Zhaofeng;HUANG Jianqing;JIANG Ming;NIU Xinxin;;A Video Watermarking DRM Method Based on H.264 Compressed Domain with Low Bit-Rate Increasement[J];Chinese Journal of Electronics;2016年04期

2 羅友寶;李小文;;LTE系統(tǒng)的Viterbi譯碼算法仿真及DSP實現(xiàn)[J];光通信研究;2010年03期

3 尹蕾;李廣軍;;可重構(gòu)Viterbi基核單元的設(shè)計與實現(xiàn)[J];微電子學(xué);2007年05期

4 熊磊,姚冬蘋,談?wù)褫x,牟丹;基于FPGA的刪除卷積碼Viterbi軟判決譯碼器的研究[J];北方交通大學(xué)學(xué)報;2004年05期

5 趙冰;卷積編碼及基于DSP的Viterbi譯碼器設(shè)計[J];信息與控制;2002年05期

，

本文編號：2570542