本文關(guān)鍵詞：多模雷達信號處理平臺的研究與實現(xiàn)

  更多相關(guān)文章： 多模 雷達 FPGA DSP

【摘要】：雷達信號處理具有研究內(nèi)容廣泛,原理各異,理論抽象,模型復(fù)雜的特點,從而導(dǎo)致學(xué)習的難度較大。受限于雷達實驗裝置的缺乏,對于雷達信號處理理論的學(xué)習很難從實驗中獲取直觀、具體的理解。而目前已有的實驗平臺針對性強,通用性和靈活性不高,不方便驗證不同雷達信號處理的原理。因此有必要研究設(shè)計一種能夠靈活驗證多種雷達信號處理原理的實驗平臺。本文所研究的基于FPGA和DSP架構(gòu)的通用信號處理平臺,采用上位機執(zhí)行靈活的工作參數(shù)配置,上位機+CPLD實現(xiàn)不同算法的在線重構(gòu)。重點研究了單脈沖跟蹤和數(shù)字波束形成兩種典型雷達信號處理的實現(xiàn),并通過系統(tǒng)重構(gòu)和多參數(shù)配置達到了實驗驗證多種雷達信號處理算法的目的。本文所研究和完成的主要工作如下:1.根據(jù)多模雷達信號處理平臺的指標要求,選擇適當?shù)膯蚊}沖跟蹤和數(shù)字波束形成算法,具體包括信號預(yù)處理、脈沖壓縮、雜波抑制、信號檢測和空域濾波等。然后從性能指標和設(shè)計實現(xiàn)角度,設(shè)置參數(shù)對這兩種算法進行了仿真和驗證。2.分析并提出了平臺的總體架構(gòu),在此基礎(chǔ)上,劃分和設(shè)計了系統(tǒng)的軟、硬件系統(tǒng)架構(gòu),對于硬件系統(tǒng)中的存儲資源消耗做了詳細的分析,并簡單介紹了主要芯片及其選型,然后分析了系統(tǒng)及各項功能的工作流程。3.闡述了多模雷達信號處理平臺的具體實現(xiàn),重點在于單脈沖跟蹤和數(shù)字波束形成系統(tǒng)的FPGA+DSP實現(xiàn)以及基于上位機+CPLD的多模功能重構(gòu)的設(shè)計。對于FPGA設(shè)計的難點——時序和時鐘設(shè)計,本文做了詳細的分析,通過采用流水線和并行化設(shè)計,結(jié)合模塊復(fù)用和跨時鐘域處理技術(shù),實現(xiàn)了算法在FPGA上的實時處理。對于算法的DSP實現(xiàn)部分,在充分考慮其流水化處理和浮點運算特點的基礎(chǔ)上,介紹了其功能模塊的劃分和工作流程。在此基礎(chǔ)上實現(xiàn)了以FPGA+DSP為核心,上位機軟件為輔、具有參數(shù)和功能均可在線重構(gòu)特點的多模雷達信號處理平臺。4.為更加方便地評估平臺的功能和性能指標,本文建立了一個靈活、通用的自測試系統(tǒng),對平臺的不同功能在不同參數(shù)下的工作進行測試,分析了平臺處理結(jié)果的誤差和性能指標。結(jié)果表明所設(shè)計的多模雷達信號處理平臺功能穩(wěn)定,性能可靠,滿足研制需求。
【關(guān)鍵詞】：多模 雷達 FPGA DSP
【學(xué)位授予單位】：電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TN957.51
【目錄】：

• 摘要5-6
• ABSTRACT6-14
• 第一章 緒論14-19
• 1.1 論文的研究背景及意義14-15
• 1.2 雷達信號處理技術(shù)發(fā)展現(xiàn)狀15-17
• 1.3 本文組織結(jié)構(gòu)17-19
• 第二章 多模雷達信號處理平臺相關(guān)算法及仿真19-36
• 2.1 單脈沖跟蹤19-21
• 2.2 雷達回波信號預(yù)處理21-23
• 2.2.1 信號采樣21
• 2.2.2 下采樣處理21-23
• 2.3 雷達脈沖壓縮23
• 2.4 雷達雜波抑制23-25
• 2.4.1 動目標顯示23-24
• 2.4.2 動目標檢測24-25
• 2.5 雷達信號檢測25-26
• 2.6 數(shù)字波束形成26-30
• 2.6.1 均勻線陣接受信號模型26-28
• 2.6.2 空域濾波28-29
• 2.6.3 通道校準29-30
• 2.7 雷達信號處理系統(tǒng)仿真30-35
• 2.7.1 總體要求及性能指標30-31
• 2.7.2 算法仿真31-35
• 2.8 本章小結(jié)35-36
• 第三章 多模雷達信號處理平臺總體設(shè)計36-48
• 3.1 平臺總體架構(gòu)設(shè)計36-44
• 3.1.1 上位機軟件系統(tǒng)架構(gòu)37-38
• 3.1.2 信號處理板系統(tǒng)架構(gòu)38-44
• 3.2 平臺工作流程44-47
• 3.3 本章小結(jié)47-48
• 第四章 多模雷達信號處理平臺的實現(xiàn)48-77
• 4.1 平臺實現(xiàn)分析48-55
• 4.1.1 功能模塊分析48-50
• 4.1.2 時序分析與設(shè)計50-51
• 4.1.3 時鐘樹分析與設(shè)計51-53
• 4.1.4 量化位寬分析53-55
• 4.2 工控機軟件介紹55-57
• 4.3 單脈沖跟蹤功能設(shè)計與實現(xiàn)57-71
• 4.3.1 FPGA功能模塊設(shè)計與實現(xiàn)57-69
• 4.3.2 DSP模塊程序設(shè)計與實現(xiàn)69-71
• 4.4 DBF功能設(shè)計與實現(xiàn)71-74
• 4.5 多模功能的重構(gòu)設(shè)計與實現(xiàn)74-76
• 4.6 本章小結(jié)76-77
• 第五章 自測試系統(tǒng)與FPGA驗證77-86
• 5.1 自測試系統(tǒng)設(shè)計77-78
• 5.2 測試數(shù)據(jù)建立78-81
• 5.3 測試結(jié)果及分析81-85
• 5.4 本章小結(jié)85-86
• 第六章 總結(jié)與展望86-87
• 6.1 全文總結(jié)86
• 6.2 對未來工作的展望86-87
• 致謝87-88
• 參考文獻88-90
• 附錄90-91
• 攻碩期間取得的研究成果91-92

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前2條

1 蔣亞堅,沈桂明;FPGA在雷達信號處理器中的應(yīng)用研究[J];雷達與對抗;1999年02期

2 李霞;趙明生;;FPGA及動態(tài)可重構(gòu)技術(shù)在軟件無線電中的應(yīng)用[J];微型機與應(yīng)用;2010年14期

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前3條

1 黎曉春;基于DBF的雷達有源相控陣天線[D];南京理工大學(xué);2004年

2 陳超;DBF系統(tǒng)中的通道校準技術(shù)研究[D];南京理工大學(xué);2010年

3 賈明福;鋸齒波線性調(diào)頻雷達實驗系統(tǒng)信號處理器的研制[D];哈爾濱工業(yè)大學(xué);2012年

，

本文編號：898695