發(fā)布時間：2017-07-20 16:23

  本文關(guān)鍵詞：雷達信號處理系統(tǒng)設計與FPGA實現(xiàn)

  更多相關(guān)文章： 雷達信號處理系統(tǒng) FPGA 信號處理模塊 接口

【摘要】：隨著雷達技術(shù)的不斷發(fā)展,雷達的應用領(lǐng)域越來越廣泛。雷達信號處理系統(tǒng)作為雷達系統(tǒng)的重要組成部分,在雷達系統(tǒng)中發(fā)揮著重要作用�；贒SP芯片在處理復雜算法上靈活實現(xiàn)的優(yōu)勢和FPGA芯片在處理大數(shù)據(jù)量上快速實現(xiàn)的優(yōu)勢,本文研究的雷達信號系統(tǒng)選用“DSP+FPGA”的架構(gòu)作為其硬件平臺。基于FPGA可并行處理、體積小、速度快等特點,可利用FPGA來實現(xiàn)定時控制、部分信號處理算法和接口通信。本文針對FPGA在雷達信號處理系統(tǒng)中的應用技術(shù)及其實現(xiàn)展開研究。首先,本文講述了雷達信號處理系統(tǒng)的功能需求,表明該信號處理系統(tǒng)主要由定時控制板、信號處理板、存儲板、背板和系統(tǒng)電源組成,并簡要介紹了它們在信號處理分系統(tǒng)中的作用。接著對信號處理系統(tǒng)的硬件設計做了概述,其中主要介紹了定時控制板和信號處理板的硬件結(jié)構(gòu)設計。然后根據(jù)FPGA芯片所需要完成的功能,對雷達信號處理系統(tǒng)的FPGA進行了方案設計。其次,本文詳細介紹了所設計的方案在FPGA中的具體實現(xiàn)。其主要分兩部分,一部分是信號處理模塊的FPGA實現(xiàn),另外一部分是接口通信的FPGA實現(xiàn)。本文對FPGA的各個處理模塊及其具體實現(xiàn)作了詳細描述,并畫出了各個模塊的處理流程圖。其中有服務于整體的時鐘模塊、復位模塊、控制信號產(chǎn)生模塊和自檢模塊,還有信號處理算法模塊如A/D采樣模塊、數(shù)字中頻正交采樣模塊、抗異步干擾模塊和點跡合并模塊。關(guān)于接口通信,信號處理系統(tǒng)主要用到的通信方式有鏈路口、串口和光纖。本文詳細介紹了每種通信方式的發(fā)送和接收模塊,并對發(fā)送和接收信號的產(chǎn)生和傳輸過程做了詳細描述。在工程項目中,該定時控制板根據(jù)方案設計,實現(xiàn)了所需功能,達到了預期效果,幫助信號處理系統(tǒng)完成了整個系統(tǒng)的研發(fā)工作。
【關(guān)鍵詞】：雷達信號處理系統(tǒng) FPGA 信號處理模塊 接口
【學位授予單位】：西安電子科技大學
【學位級別】：碩士
【學位授予年份】：2015
【分類號】：TN957.51
【目錄】：

• 摘要5-6
• ABSTRACT6-11
• 符號對照表11-12
• 縮略語對照表12-15
• 第一章 緒論15-19
• 1.1 研究背景及意義15-16
• 1.2 研究現(xiàn)狀及發(fā)展趨勢16-17
• 1.3 論文內(nèi)容及安排17-19
• 第二章 雷達信號處理系統(tǒng)整體設計19-35
• 2.1 雷達信號處理系統(tǒng)功能需求19-23
• 2.1.1 定時控制20
• 2.1.2 A/D采樣20
• 2.1.3 數(shù)字中頻正交采樣20-21
• 2.1.4 抗異步干擾21
• 2.1.5 脈沖壓縮21-22
• 2.1.6 MTD22
• 2.1.7 CFAR檢測22-23
• 2.1.8 接口通信23
• 2.2 雷達信號處理系統(tǒng)硬件設計23-30
• 2.2.1 雷達信號處理系統(tǒng)組成23
• 2.2.2 定時控制板硬件設計23-28
• 2.2.3 信號處理板硬件設計28-29
• 2.2.4 存儲板設計29-30
• 2.2.5 背板設計30
• 2.2.6 系統(tǒng)電源設計30
• 2.3 雷達信號處理系統(tǒng)的FPGA方案設計30-34
• 2.3.1 FPGA中整體方案設計30-31
• 2.3.2 FPGA中信號處理設計31-33
• 2.3.3 FPGA中接口通信設計33-34
• 2.4 本章小結(jié)34-35
• 第三章 信號處理模塊的FPGA實現(xiàn)35-49
• 3.1 時鐘管理模塊35-36
• 3.2 系統(tǒng)復位模塊36-37
• 3.3 控制信號產(chǎn)生模塊37
• 3.4 A/D采樣模塊37-39
• 3.5 數(shù)字中頻正交采樣模塊39-43
• 3.5.1 低通濾波法數(shù)字中頻正交采樣原理簡介39-40
• 3.5.2 數(shù)字中頻正交采樣在FPGA中的具體實現(xiàn)40-42
• 3.5.3 數(shù)字中頻正交采樣模塊調(diào)試結(jié)果42-43
• 3.6 抗異步干擾模塊43-46
• 3.6.1 抗異步干擾處理43-44
• 3.6.2 奇異點剔除處理44-45
• 3.6.3 抗異步干擾模塊的調(diào)試結(jié)果45-46
• 3.7 點跡合并模塊46-48
• 3.8 自檢模塊48
• 3.9 本章小結(jié)48-49
• 第四章 接口通信的FPGA實現(xiàn)49-59
• 4.1 鏈路口通信49-52
• 4.1.1 鏈路口的發(fā)送與接收模塊49-50
• 4.1.2 鏈路口在FPGA中的具體實現(xiàn)50-52
• 4.2 串口通信52-56
• 4.2.1 串口的發(fā)送和接收模塊52-54
• 4.2.2 串口在FPGA中的具體實現(xiàn)54-56
• 4.3 光纖通信56-58
• 4.4 本章小結(jié)58-59
• 第五章 總結(jié)與展望59-61
• 參考文獻61-63
• 致謝63-65
• 作者簡介65-66

【相似文獻】

中國期刊全文數(shù)據(jù)庫 前10條

1 ;西安電子科技大學雷達信號處理國家級重點實驗室簡介[J];雷達學報;2012年03期

2 ;《雷達信號處理重點實驗室基金》簡介[J];西安電子科技大學學報;1997年S1期

3 ;雷達信號處理重點實驗室1997年科研情況[J];西安電子科技大學學報;1997年S1期

4 孫曉聞,張林讓,吳順君;脈沖多卜勒雷達信號處理系統(tǒng)的仿真[J];系統(tǒng)仿真學報;2002年11期

5 劉偉,李海,曾濤;面向?qū)ο笸ㄓ美走_信號處理程序框架的設計與實現(xiàn)[J];北京理工大學學報;2004年08期

6 何賓,汪曉男;一種雷達信號處理系統(tǒng)新體系結(jié)構(gòu)的設計[J];現(xiàn)代雷達;2004年10期

7 楊s，

本文編號：568955