本文關(guān)鍵詞：基于FPGA的LDPC譯碼器設(shè)計(jì)，由筆耕文化傳播整理發(fā)布。

【摘要】：LDPC碼即低密度奇偶校驗(yàn)碼,是麻省理工學(xué)院博士Gallager在1962年博士論文中提出的一種接近香農(nóng)極限的編解碼方案。LDPC碼已經(jīng)成為IEEE 802.16e、UWB和WiMax的標(biāo)準(zhǔn)編解碼方案,并成為下一代移動(dòng)通信標(biāo)準(zhǔn)。本設(shè)計(jì)采用FPGA硬件電路平臺(tái)作為全并行譯碼設(shè)計(jì)平臺(tái),譯碼算法采用概率域軟判決算法。通過(guò)FPGA的查找表功能實(shí)現(xiàn)譯碼算法中的tanh函數(shù)和反tanh函數(shù)。本設(shè)計(jì)所做主要工作有以下幾點(diǎn)：1、在FPGA中實(shí)現(xiàn)了C語(yǔ)言中的指針操作,使得LDPC碼的校驗(yàn)矩陣即稀疏矩陣可以只存儲(chǔ)1的位置,大大節(jié)省了存儲(chǔ)資源,提高了數(shù)據(jù)存取讀出速度,節(jié)省了數(shù)據(jù)讀取時(shí)間。2、乒乓操作法的引入,完成了數(shù)據(jù)的無(wú)縫緩沖與處理。實(shí)現(xiàn)了譯碼模塊的不間斷工作,消除了數(shù)據(jù)讀取停頓的缺點(diǎn)。3、C++中標(biāo)記粘貼運(yùn)算符在FPGA開(kāi)發(fā)中成功運(yùn)用,運(yùn)用SystemVerilog加強(qiáng)型宏定義,在變量節(jié)點(diǎn)例化和校驗(yàn)節(jié)點(diǎn)的例化中,大大減小了代碼書寫量。本設(shè)計(jì)在500MHz的時(shí)鐘頻率下,實(shí)現(xiàn)了在迭代最大次數(shù)為20次的條件下,LDPC譯碼速率可達(dá)0.24Gbps。
【關(guān)鍵詞】：FPGA LDPC 譯碼器 軟判決 乒乓操作
【學(xué)位授予單位】：山西大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類號(hào)】：TN791;TN911.22
【目錄】：

• 中文摘要8-9
• ABSTRACT9-10
• 第一章 緒論10-18
• 1.1 課題研究的背景及意義10-12
• 1.1.1 現(xiàn)代通信系統(tǒng)10-11
• 1.1.2 信道編碼發(fā)展歷程11-12
• 1.2 LDPC編碼理論的發(fā)展12-13
• 1.3 基于FPGA的LDPC譯碼器研究現(xiàn)狀13-15
• 1.3.1 國(guó)外發(fā)展現(xiàn)狀14-15
• 1.3.2 國(guó)內(nèi)發(fā)展現(xiàn)狀15
• 1.4 本文研究?jī)?nèi)容和主要貢獻(xiàn)15-18
• 第二章 LDPC編解碼原理18-26
• 2.1 LDPC碼的矩陣表示和編碼18
• 2.2 Tanner圖表示18-19
• 2.3 LDPC譯碼算法比較19-24
• 2.3.1 硬判決譯碼算法20-21
• 2.3.2 基于置信傳播的算法21-24
• 2.4 本章小結(jié)24-26
• 第三章 基于FPGA的LDPC譯碼器硬件設(shè)計(jì)平臺(tái)26-32
• 3.1 開(kāi)發(fā)平臺(tái)簡(jiǎn)介26-27
• 3.2 軟件開(kāi)發(fā)平臺(tái)27-30
• 3.2.1 Quartus平臺(tái)設(shè)計(jì)環(huán)境28
• 3.2.2 FPGA開(kāi)發(fā)流程28-29
• 3.2.3 FPGA硬件描述語(yǔ)言29-30
• 3.3 本章總結(jié)30-32
• 第四章 基于FPGA的LDPC譯碼器實(shí)現(xiàn)32-46
• 4.1 基于FPGA的LDPC譯碼器結(jié)構(gòu)32-33
• 4.1.1 串行譯碼器32
• 4.1.2 部分串行譯碼器(串行并行結(jié)合譯碼器)32-33
• 4.1.3 全并行譯碼器33
• 4.2 LDPC全并行譯碼器各功能塊設(shè)計(jì)33-43
• 4.2.1 校驗(yàn)單元節(jié)點(diǎn)設(shè)計(jì)33-38
• 4.2.2 變量單元設(shè)計(jì)38-42
• 4.2.3 控制模塊設(shè)計(jì)42-43
• 4.2.4 校驗(yàn)?zāi)K設(shè)計(jì)43
• 4.3 本章總結(jié)43-46
• 第五章 基于FPGA的譯碼器設(shè)計(jì)優(yōu)化及實(shí)驗(yàn)結(jié)果分析46-58
• 5.1 指針操作46-48
• 5.2 乒乓操作法48-51
• 5.3 標(biāo)記粘貼運(yùn)算符使用51-53
• 5.4 實(shí)驗(yàn)結(jié)果分析53-56
• 5.5 本章總結(jié)56-58
• 第六章 結(jié)論與展望58-59
• 參考文獻(xiàn)59-61
• 攻讀學(xué)位期間取得的研究成果及參與科研的項(xiàng)目61-62
• 致謝62-63
• 個(gè)人簡(jiǎn)況及聯(lián)系方式63-64
• 承諾書64-65

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前6條

1 朱方強(qiáng);王中訓(xùn);劉麗;王娟;;基于循環(huán)檢測(cè)的LDPC比特翻轉(zhuǎn)譯碼算法研究[J];電視技術(shù);2011年13期

2 王秀敏;沈建明;張洋;付娟;;基于FPGA的WIMAX LDPC碼編譯碼器的設(shè)計(jì)[J];浙江大學(xué)學(xué)報(bào)(理學(xué)版);2012年01期

3 郭大波;劉綱;張寧;蔡虹;;量子高斯密鑰分發(fā)的逆向數(shù)據(jù)協(xié)調(diào)[J];量子光學(xué)學(xué)報(bào);2013年03期

4 張彥煌;郭大波;王云艷;;基于低密度奇偶校驗(yàn)碼的數(shù)據(jù)協(xié)調(diào)技術(shù)[J];計(jì)算機(jī)應(yīng)用;2013年12期

5 張桂華;張善旭;李穎;;高吞吐量低存儲(chǔ)量的LDPC碼譯碼器FPGA實(shí)現(xiàn)[J];西安電子科技大學(xué)學(xué)報(bào);2008年03期

6 張霖;趙旦峰;薛睿;侯長(zhǎng)波;;基于BP算法的QC_LDPC譯碼器的DSP實(shí)現(xiàn)[J];應(yīng)用科技;2011年03期

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前1條

1 李海軍;基于PSD/FPGA的傾斜角測(cè)量系統(tǒng)的研究與設(shè)計(jì)[D];武漢理工大學(xué);2009年

  本文關(guān)鍵詞：基于FPGA的LDPC譯碼器設(shè)計(jì)，由筆耕文化傳播整理發(fā)布。

，

本文編號(hào)：491943