本文關(guān)鍵詞：一種適用于全高清顯示的MIPI DSI接口設(shè)計(jì)，，由筆耕文化傳播整理發(fā)布。

【摘要】：隨著信息技術(shù)的飛速進(jìn)步,智能手機(jī)等便攜式設(shè)備成為人們生活中必不可少的東西。技術(shù)的進(jìn)步同時(shí)催使人們對(duì)顯示效果的要求越來(lái)越高,大屏幕高分辨率顯示屏正成為市場(chǎng)主流。這就使得高傳輸速率的顯示接口越來(lái)越成為顯示屏廠商關(guān)心的問(wèn)題。本文介紹了一種適用于全高清顯示的MIPI(Mobile Industry Processor Interface)DSI(Display Serial Interface)接口設(shè)計(jì)。本文首先研究了MIPI協(xié)議,根據(jù)全高清傳輸速率要求,提出本電路系統(tǒng)架構(gòu),采用雙數(shù)據(jù)通道結(jié)構(gòu)。MIPI電路按照功能劃分為四層,分別是物理層、通道管理層、底層協(xié)議層和應(yīng)用層。物理層模塊主要負(fù)責(zé)高速串行bit流數(shù)據(jù)接收,低功耗串行bit流數(shù)據(jù)接收和反向數(shù)據(jù)發(fā)送。其中在高速串并轉(zhuǎn)換電路的處理上采用模擬電路的處理方式進(jìn)行特殊處理,以實(shí)現(xiàn)高速傳輸?shù)囊蟆Ｍǖ拦芾韺訉㈦p通道數(shù)據(jù)融合為單路數(shù)據(jù),在具體處理上將高速數(shù)據(jù)和低功耗數(shù)據(jù)分開(kāi)并行處理,避免時(shí)鐘切換帶來(lái)的電路狀態(tài)轉(zhuǎn)換的不穩(wěn)定。底層協(xié)議層的功能是接收解碼數(shù)據(jù)包和發(fā)送生成數(shù)據(jù)包,在高速接收模塊的處理上不同的是,由處理8-bit數(shù)據(jù)變?yōu)橥瑫r(shí)處理16-bit數(shù)據(jù),這樣降低了高速時(shí)鐘的處理頻率。同時(shí)將高速解碼模塊與低速解碼模塊分離,降低了高速解碼模塊的邏輯電路規(guī)模,更容易滿足時(shí)序要求。在低速處理模塊上,將ECC和CRC模塊進(jìn)行復(fù)用,減少了校驗(yàn)?zāi)K的面積。CRC模塊由串行處理變?yōu)椴⑿刑幚?避免了使用倍頻時(shí)鐘。應(yīng)用層電路實(shí)現(xiàn)DPI和DBI接口,便于與顯示模塊通信。本設(shè)計(jì)還設(shè)計(jì)了SPI配置模塊,提高了接口電路的兼容性。本文電路模塊采用Verilog語(yǔ)言設(shè)計(jì)完成,經(jīng)過(guò)VCS仿真驗(yàn)證功能正確。本設(shè)計(jì)采用90nm工藝,使用DC工具進(jìn)行綜合,并且使用Encounter完成數(shù)字后端設(shè)計(jì),在經(jīng)過(guò)驗(yàn)證和仿真后最終得到滿足時(shí)序和功能要求的版圖。最終生成的版圖面積為300μm×330μm,功耗為8.16mW。
【關(guān)鍵詞】：MIPI 高速數(shù)據(jù)接口 全高清顯示
【學(xué)位授予單位】：電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類(lèi)號(hào)】：TN873
【目錄】：

• 摘要5-6
• ABSTRACT6-9
• 名詞解釋9-10
• 第一章 緒論10-13
• 1.1 課題背景及研究意義10
• 1.2 國(guó)內(nèi)外研究現(xiàn)狀10-12
• 1.3 本論文主要工作及章節(jié)劃分12-13
• 第二章 MIPI協(xié)議簡(jiǎn)介13-23
• 2.1 DPHY簡(jiǎn)介14-15
• 2.2 DSI簡(jiǎn)介15-17
• 2.3 DBI簡(jiǎn)介17-19
• 2.4 DPI簡(jiǎn)介19-21
• 2.5 DCS簡(jiǎn)介21-22
• 2.6 本章小結(jié)22-23
• 第三章 MIPI DSI電路系統(tǒng)架構(gòu)及各個(gè)子模塊設(shè)計(jì)23-58
• 3.1 設(shè)計(jì)指標(biāo)24-25
• 3.2 電路系統(tǒng)架構(gòu)25
• 3.3 物理層模塊設(shè)計(jì)25-35
• 3.3.1 時(shí)鐘通道設(shè)計(jì)25-27
• 3.3.2 數(shù)據(jù)通道控制模塊設(shè)計(jì)27-30
• 3.3.3 高速接收模塊設(shè)計(jì)30-32
• 3.3.4 低功耗接收模塊設(shè)計(jì)32-34
• 3.3.5 低功耗發(fā)送模塊設(shè)計(jì)34-35
• 3.4 通道管理層模塊設(shè)計(jì)35-37
• 3.5 底層協(xié)議層模塊設(shè)計(jì)37-52
• 3.5.1 數(shù)據(jù)包的組成37-39
• 3.5.2 底層協(xié)議層架構(gòu)39-40
• 3.5.3 ECC模塊設(shè)計(jì)40-42
• 3.5.4 CRC模塊設(shè)計(jì)42-44
• 3.5.5 協(xié)議層高速處理模塊44-47
• 3.5.6 協(xié)議層低速處理模塊47-52
• 3.6 應(yīng)用層模塊設(shè)計(jì)52-55
• 3.6.1 DPI模塊設(shè)計(jì)53-54
• 3.6.2 DBI模塊設(shè)計(jì)54-55
• 3.7 SPI模塊設(shè)計(jì)55-57
• 3.8 本章小結(jié)57-58
• 第四章 MIPI DSI電路功能仿真58-67
• 4.1 仿真平臺(tái)搭建58-59
• 4.2 系統(tǒng)初始化測(cè)試59
• 4.3 低功耗數(shù)據(jù)傳輸測(cè)試59-60
• 4.4 高速數(shù)據(jù)接收測(cè)試60-61
• 4.5 總線交換（TA）和數(shù)據(jù)返回測(cè)試61-62
• 4.6 ECC錯(cuò)誤糾正和CRC錯(cuò)誤檢查測(cè)試62
• 4.7 超低功耗模式（ULPS）測(cè)試62-63
• 4.8 低功耗命令解碼測(cè)試63-64
• 4.9 視頻模式傳輸測(cè)試64-66
• 4.10本章小結(jié)66-67
• 第五章 MIPI DSI電路的綜合和物理實(shí)現(xiàn)67-73
• 5.1 綜合67-68
• 5.2 形式驗(yàn)證68-69
• 5.3 物理實(shí)現(xiàn)69-71
• 5.4 靜態(tài)時(shí)序分析71
• 5.5 DRC、LVS檢查及后仿71-72
• 5.6 本章小結(jié)72-73
• 第六章 總結(jié)與展望73-74
• 致謝74-75
• 參考文獻(xiàn)75-77

【相似文獻(xiàn)】

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前1條

1 鄭杰;一種適用于全高清顯示的MIPI DSI接口設(shè)計(jì)[D];電子科技大學(xué);2015年

  本文關(guān)鍵詞：一種適用于全高清顯示的MIPI DSI接口設(shè)計(jì)，由筆耕文化傳播整理發(fā)布。

本文編號(hào)：414974