本文關(guān)鍵詞：基于Spike sorting的NoC-based CMP的研究與實(shí)現(xiàn)，由筆耕文化傳播整理發(fā)布。

【摘要】：隨著CMOS技術(shù)的的更新,以及人類大腦內(nèi)部組織研究需求的提高,人們已經(jīng)可以將成百上千個(gè)微電極插入人腦來(lái)搜集腦神經(jīng)電位信號(hào)。目前處理腦神經(jīng)電位信號(hào)的方式是用一個(gè)包含微電極陣列和電腦主機(jī)的系統(tǒng)。搜集并處理更多來(lái)自腦神經(jīng)元的動(dòng)作電位信息,可以讓人們更深入的研究人腦內(nèi)部的結(jié)構(gòu),更準(zhǔn)確的診斷以及治療腦內(nèi)疾病。由于插入腦部的微電極周圍可以有很多的神經(jīng)元,所以搜集到的信號(hào)是這些神經(jīng)元的混合信號(hào),在使用之前,需要將這些信號(hào)分類。然而,目前收集和處理這些數(shù)據(jù)時(shí)用一個(gè)微電極陣列和一個(gè)主機(jī)構(gòu)成的系統(tǒng)。為了處理這些數(shù)據(jù),需要在微電極陣列和上位機(jī)之間布置一個(gè)帶寬很高的鏈路,同時(shí)要求主機(jī)上配置有大量的存儲(chǔ)資源來(lái)存儲(chǔ)原始數(shù)據(jù)。同時(shí),由于目前的峰值電位分類算法都是在主機(jī)上用軟件實(shí)現(xiàn)的,所需的時(shí)間比較長(zhǎng),無(wú)法滿足快速得到處理結(jié)果的需求。從另一個(gè)方面說(shuō),CMOS技術(shù)的發(fā)展,允許我們?cè)谝粋�(gè)芯片上集成更多晶體管,使我們可以在一個(gè)芯片上實(shí)現(xiàn)更具有挑戰(zhàn)性的計(jì)算任務(wù)。片上網(wǎng)絡(luò)具有良好的并行計(jì)算能力,為了解決上面所提的幾個(gè)問(wèn)題,本文提出了一個(gè)本文在研究了現(xiàn)有神經(jīng)電位分類算法的基礎(chǔ)上,對(duì)現(xiàn)有的分類算法進(jìn)行了總結(jié)修改,并提出了一個(gè)基于片上網(wǎng)絡(luò)的Spike Sorting加速平臺(tái),該平臺(tái)可以實(shí)時(shí)的處理3個(gè)通道搜集到的腦神經(jīng)動(dòng)作電位。每個(gè)通道都有自己獨(dú)立的電路,各個(gè)通道之間互不干擾。我們對(duì)整個(gè)CMP(Chip Multi-processors)的各個(gè)模塊分別進(jìn)行了功能驗(yàn)證和綜合,驗(yàn)證率達(dá)到了100%。經(jīng)過(guò)試驗(yàn)得出,經(jīng)過(guò)本平臺(tái)處理之后的數(shù)據(jù)量比原始數(shù)據(jù)減少了50倍,不但降低了鏈路帶寬的需求,也降低了對(duì)主機(jī)存儲(chǔ)資源的要求。
【關(guān)鍵詞】：片上網(wǎng)絡(luò) 峰值檢測(cè) 峰電位分類 網(wǎng)絡(luò)接口 集成電路
【學(xué)位授予單位】：哈爾濱工業(yè)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類號(hào)】：R319;TN911.7
【目錄】：

• 摘要4-5
• Abstract5-9
• 第1章 緒論9-21
• 1.1 課題背景9-12
• 1.1.1 Spike sorting的發(fā)展現(xiàn)狀9-10
• 1.1.2 片上網(wǎng)絡(luò)的出現(xiàn)和發(fā)展10-11
• 1.1.3 Spike Sorting算法介紹11-12
• 1.2 片上網(wǎng)絡(luò)介紹12-16
• 1.2.1 片上網(wǎng)絡(luò)的體系結(jié)構(gòu)12-14
• 1.2.2 片上網(wǎng)絡(luò)的拓?fù)浣Y(jié)構(gòu)14
• 1.2.3 片上網(wǎng)絡(luò)的路由問(wèn)題14-15
• 1.2.4 片上網(wǎng)絡(luò)上的交換技術(shù)15-16
• 1.2.5 基于片上網(wǎng)絡(luò)的任務(wù)映射16
• 1.3 片上網(wǎng)絡(luò)的研究現(xiàn)狀分析16-19
• 1.3.1 國(guó)外研究現(xiàn)狀16-18
• 1.3.2 國(guó)內(nèi)研究現(xiàn)狀18-19
• 1.4 論文主要研究?jī)?nèi)容19-20
• 1.4.1 Spike Sorting的可并行分析19
• 1.4.2 并行計(jì)算體系結(jié)構(gòu)的設(shè)計(jì)19
• 1.4.3 片上網(wǎng)絡(luò)接.的設(shè)計(jì)19-20
• 1.5 論文結(jié)構(gòu)20-21
• 第2章 相關(guān)技術(shù)21-24
• 2.1 引言21
• 2.2 Spike sorting算法的選擇21-22
• 2.3 片上網(wǎng)絡(luò)拓?fù)浼叭蝿?wù)映射22-23
• 2.4 本章小結(jié)23-24
• 第3章 面向spike sorting的片上網(wǎng)絡(luò)設(shè)計(jì)24-46
• 3.1 引言24
• 3.2 Spike Sorting的并行性分析24-26
• 3.3 整體設(shè)計(jì)方案26-27
• 3.4 功能模塊的設(shè)計(jì)27-41
• 3.4.1 峰值檢測(cè)模塊的設(shè)計(jì)28-30
• 3.4.2 距離計(jì)算模塊的設(shè)計(jì)30-34
• 3.4.3 簇管理-計(jì)算模塊的設(shè)計(jì)34-40
• 3.4.4 簇管理-存儲(chǔ)模塊的設(shè)計(jì)40-41
• 3.5 網(wǎng)絡(luò)接.設(shè)計(jì)41-45
• 3.5.1 片上網(wǎng)絡(luò)上的通信協(xié)議42-44
• 3.5.2 網(wǎng)絡(luò)接.的設(shè)計(jì)44-45
• 3.6 本章小結(jié)45-46
• 第4章 仿真結(jié)果及分析46-56
• 4.1 引言46
• 4.2 平臺(tái)的介紹46-48
• 4.2.1 Xilinx ISE平臺(tái)介紹46-47
• 4.2.2 Design Compiler介紹47-48
• 4.3 整體仿真方案的設(shè)計(jì)48-50
• 4.4 功能正確性驗(yàn)證50-52
• 4.4.1 功能模塊及網(wǎng)絡(luò)接.的驗(yàn)證50-52
• 4.4.2 系統(tǒng)聯(lián)合驗(yàn)證52
• 4.5 功能模塊延時(shí)分析52-54
• 4.5.1 峰值檢測(cè)模塊52
• 4.5.2 距離計(jì)算模塊52-53
• 4.5.3 簇管理-計(jì)算模塊53
• 4.5.4 簇管理-存儲(chǔ)模塊53-54
• 4.6 綜合的結(jié)果54-55
• 4.7 本章小結(jié)55-56
• 結(jié)論56-57
• 參考文獻(xiàn)57-62
• 致謝62

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前1條

1 樊建平,陳明宇;網(wǎng)格化的動(dòng)態(tài)自組織高性能計(jì)算機(jī)體系結(jié)構(gòu)DSAG[J];計(jì)算機(jī)研究與發(fā)展;2003年12期

  本文關(guān)鍵詞：基于Spike sorting的NoC-based CMP的研究與實(shí)現(xiàn)，，由筆耕文化傳播整理發(fā)布。

本文編號(hào)：410390