天堂国产午夜亚洲专区-少妇人妻综合久久蜜臀-国产成人户外露出视频在线-国产91传媒一区二区三区

當前位置:主頁 > 科技論文 > 網絡通信論文 >

高速密碼處理器的現(xiàn)狀與未來

發(fā)布時間:2021-11-02 00:05
  當今社會,網絡作為信息與價值傳遞的中樞,其安全性關系到信息安全、經濟安全和國防安全。加密是網絡安全體系的重要一環(huán),成熟的密碼體系,是網絡安全的基石。近年來,隨著密碼相關的法律法規(guī)不斷落地,政策的導向日益清晰,合規(guī)性的需求推動著安全應用的廣泛落地,進而對加密軟硬件的需求越來越大,要求也越來越高。另一方面隨著網絡帶寬的升級,5G通信和物聯(lián)網應用的流行,高速密碼應用場景逐漸泛化。高速密碼處理器作為安全應用中,最底層的核心器件,日益受到關注。 

【文章來源】:信息安全與通信保密. 2020,(11)

【文章頁數(shù)】:6 頁

【部分圖文】:

高速密碼處理器的現(xiàn)狀與未來


IPSec典型流程

陣列,粗顆粒,芯片


無錫沐創(chuàng)集成電路設計有限公司研發(fā)了面向高速場景的下一代密碼處理器,旨在探索如何匹配國內應用合規(guī)、高靈活和高性能的需求。本次研發(fā)的高速安全處理器,將單片的吞吐率提高到了30Gbps,公鑰ECC算法達到十萬次,同時支持常用國際國內算法。芯片采用粗粒度可重構架構(Coarse-Grained Reconfigurable Architecture,CGRA)。該構架采用配置流和數(shù)據(jù)流共同驅動的計算模式。如圖2所示,計算架構包括控制器和可重構計算陣列,軟件經映射工具轉化為配置流,并在控制器調度下對計算陣列進行編程。計算陣列的工作分為配置和執(zhí)行兩個階段:配置階段由配置流重構計算陣列功能,執(zhí)行階段由數(shù)據(jù)流驅動計算陣列完成任務。4 應用場景的探索

流程圖,流程,密碼,網絡延遲


TLS/SSL在實踐的過程中,將會帶來網絡延遲增加、CPU負擔過重等一系列問題。TLS/SSL硬件加速器將密碼計算任務,通過異步的方式,從CPU卸載到專用的密碼協(xié)處理器上執(zhí)行,讓CPU分配更多時序到業(yè)務相關任務。4.2 國產5G CU服務器

【參考文獻】:
博士論文
[1]可編程密碼處理器關鍵技術研究與實現(xiàn)[D]. 趙學秘.國防科學技術大學 2006



本文編號:3470948

資料下載
論文發(fā)表

本文鏈接:http://www.sikaile.net/kejilunwen/wltx/3470948.html


Copyright(c)文論論文網All Rights Reserved | 網站地圖 |

版權申明:資料由用戶cd3bd***提供,本站僅收錄摘要或目錄,作者需要刪除請E-mail郵箱bigeng88@qq.com