本文關(guān)鍵詞：聲光信號(hào)處理測(cè)試系統(tǒng)硬件的設(shè)計(jì)與實(shí)現(xiàn)，由筆耕文化傳播整理發(fā)布。

【摘要】：本文研究了聲光信號(hào)處理技術(shù),設(shè)計(jì)和實(shí)現(xiàn)了聲光信號(hào)處理測(cè)試系統(tǒng)的硬件電路,編寫(xiě)了相關(guān)測(cè)試軟件,完成了系統(tǒng)硬件的功能調(diào)試。針對(duì)聲光布喇格器件設(shè)計(jì)了為其提供驅(qū)動(dòng)信號(hào)的聲光頻率合成源。通過(guò)對(duì)比四種頻率合成技術(shù),選擇了DDS+PLL混合式頻率合成技術(shù)。頻率合成源電路主要包括DDS、PLL、射頻開(kāi)關(guān)、混頻器、帶通濾波器、可變?cè)鲆娣糯笃�、功率放大器等部分。在搭建頻率源原理電路時(shí),采用ADS對(duì)鎖相環(huán)相位噪聲進(jìn)行了仿真以供設(shè)計(jì)參考。在設(shè)計(jì)頻率源PCB時(shí),對(duì)電路的電磁兼容性、信號(hào)完整性和電源完整性進(jìn)行了考慮。針對(duì)聲光頻譜分析、聲光相關(guān)處理以及課題組提出的聲光信號(hào)處理系統(tǒng),設(shè)計(jì)了聲光信號(hào)后處理系統(tǒng),包括以FPGA為核心的數(shù)字信號(hào)預(yù)處理模塊,以DSP為核心的數(shù)字信號(hào)精處理模塊及通信模塊,以FPGA為核心的數(shù)據(jù)顯示模塊。使用Verilog硬件語(yǔ)言設(shè)計(jì)了CCD、A/D轉(zhuǎn)換器和LCD的時(shí)序驅(qū)動(dòng)以及SDRAM的讀寫(xiě)控制等程序。使用C語(yǔ)言設(shè)計(jì)了DSP的初始化程序、以太網(wǎng)控制器的數(shù)據(jù)收發(fā)程序和USB控制器的初始化程序等。進(jìn)行了聲光布喇格衍射實(shí)驗(yàn),實(shí)現(xiàn)對(duì)聲光頻率合成源和聲光信號(hào)后處理系統(tǒng)的聯(lián)合調(diào)試。通過(guò)分析不同頻率下衍射光位置的分布趨勢(shì),結(jié)合聲光器件進(jìn)行布喇格衍射時(shí)的特性,證實(shí)了本文設(shè)計(jì)的聲光信號(hào)處理測(cè)試系統(tǒng)是可行的。
【關(guān)鍵詞】：聲光 頻率合成 FPGA DSP
【學(xué)位授予單位】：電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類號(hào)】：TN911.7
【目錄】：

• 摘要5-6
• ABSTRACT6-11
• 第一章 緒論11-25
• 1.1 引言11-13
• 1.2 聲光信號(hào)處理技術(shù)的應(yīng)用及發(fā)展13-16
• 1.2.1 聲光信號(hào)處理技術(shù)的應(yīng)用13-14
• 1.2.2 聲光信號(hào)處理技術(shù)的國(guó)內(nèi)外發(fā)展情況14-16
• 1.3 聲光器件及聲光驅(qū)動(dòng)源簡(jiǎn)介16-20
• 1.3.1 聲光器件原理及衍射模型16-18
• 1.3.2 聲光器件的發(fā)展18
• 1.3.3 聲光驅(qū)動(dòng)源的介紹18-20
• 1.4 聲光信號(hào)后處理系統(tǒng)20-23
• 1.4.1 FPGA+DSP結(jié)構(gòu)的介紹20-21
• 1.4.2 FPGA+DSP構(gòu)架的聲光信號(hào)后處理系統(tǒng)21-23
• 1.5 本文研究?jī)?nèi)容及章節(jié)安排23-25
• 第二章 聲光頻率合成源的硬件設(shè)計(jì)25-49
• 2.1 聲光頻率合成源的總體結(jié)構(gòu)設(shè)計(jì)25-28
• 2.1.1 頻率合成技術(shù)25-26
• 2.1.2 聲光頻率源電路的總體設(shè)計(jì)26-28
• 2.2 溫度補(bǔ)償晶振（TCXO）28-29
• 2.3 直接數(shù)字頻率合成器（DDS）29-31
• 2.3.1 DDS的結(jié)構(gòu)29
• 2.3.2 AD9850的結(jié)構(gòu)及其外圍電路設(shè)計(jì)29-30
• 2.3.3 DDS后端低通濾波器設(shè)計(jì)30-31
• 2.4 鎖相環(huán)路設(shè)計(jì)31-37
• 2.4.1 鎖相環(huán)路的結(jié)構(gòu)31-32
• 2.4.2 ADF4351的結(jié)構(gòu)及外圍電路設(shè)計(jì)32-33
• 2.4.3 環(huán)路濾波器的設(shè)計(jì)33-34
• 2.4.4 鎖相環(huán)相位噪聲的仿真34-37
• 2.5 調(diào)頻電路設(shè)計(jì)37-39
• 2.6 ASK調(diào)制電路的設(shè)計(jì)39-40
• 2.7 調(diào)幅電路的設(shè)計(jì)40-41
• 2.8 混頻器后端帶通濾波器及放大電路設(shè)計(jì)41-42
• 2.9 巴倫變換器電路設(shè)計(jì)42-43
• 2.10可變?cè)鲆娣糯笃�、功放電路設(shè)計(jì)43-44
• 2.11頻率源供電模塊設(shè)計(jì)44-45
• 2.12 頻率源PCB的設(shè)計(jì)45-48
• 2.12.1 頻率源PCB的總體規(guī)劃45-46
• 2.12.2 PCB基材的選取和布線寬度設(shè)計(jì)46-47
• 2.12.3 電源的濾波和去耦47
• 2.12.4 頻率源PCB設(shè)計(jì)時(shí)的注意事項(xiàng)47-48
• 2.13 本章小結(jié)48-49
• 第三章 聲光信號(hào)后處理系統(tǒng)的硬件設(shè)計(jì)49-65
• 3.1 聲光信號(hào)后處理系統(tǒng)的總體結(jié)構(gòu)設(shè)計(jì)49-50
• 3.2 數(shù)字信號(hào)預(yù)處理模塊的硬件設(shè)計(jì)50-55
• 3.2.1 聲光信號(hào)采集模塊的設(shè)計(jì)50-51
• 3.2.2 模數(shù)轉(zhuǎn)換模塊的設(shè)計(jì)51-53
• 3.2.3 FPGA至DSP數(shù)據(jù)傳輸模塊的設(shè)計(jì)53-54
• 3.2.4 FPGA配置電路的設(shè)計(jì)54-55
• 3.3 系統(tǒng)通信模塊的硬件設(shè)計(jì)55-58
• 3.3.1 DSP的外部存儲(chǔ)器空間分配55-56
• 3.3.2 以太網(wǎng)的硬件電路設(shè)計(jì)56-57
• 3.3.3 USB2.0 的硬件電路設(shè)計(jì)57-58
• 3.3.4 UART串.通信模塊的硬件電路設(shè)計(jì)58
• 3.4 數(shù)據(jù)顯示模塊的硬件電路設(shè)計(jì)58-62
• 3.4.1 數(shù)據(jù)顯示模塊的總體規(guī)劃59-60
• 3.4.2 SDRAM的硬件電路設(shè)計(jì)60
• 3.4.3 LCD驅(qū)動(dòng)電路設(shè)計(jì)60-62
• 3.4.4 LCD顯示控制電路的硬件設(shè)計(jì)62
• 3.5 聲光信號(hào)后處理系統(tǒng)電源模塊的設(shè)計(jì)62-63
• 3.6 聲光信號(hào)后處理系統(tǒng)電路PCB的設(shè)計(jì)63-64
• 3.7 本章小結(jié)64-65
• 第四章 聲光信號(hào)處理測(cè)試系統(tǒng)的軟件設(shè)計(jì)65-85
• 4.1 聲光頻率源的控制程序設(shè)計(jì)65-68
• 4.1.1 AD9850的控制程序設(shè)計(jì)65
• 4.1.2 ADF4351的控制程序設(shè)計(jì)65-66
• 4.1.3 ADL5592的控制程序設(shè)計(jì)66
• 4.1.4 頻率源的掃頻程序設(shè)計(jì)66-68
• 4.2 數(shù)字信號(hào)預(yù)處理模塊的程序設(shè)計(jì)68-72
• 4.2.1 CCD時(shí)序驅(qū)動(dòng)程序的設(shè)計(jì)68-70
• 4.2.2 AD9826驅(qū)動(dòng)時(shí)鐘的程序設(shè)計(jì)70-71
• 4.2.3 數(shù)據(jù)組合模塊的程序設(shè)計(jì)71-72
• 4.3 DSP及系統(tǒng)通信模塊程序設(shè)計(jì)72-77
• 4.3.1 DSP程序的總體設(shè)計(jì)72-73
• 4.3.2 DSP系統(tǒng)初始化程序設(shè)計(jì)73-74
• 4.3.3 以太網(wǎng)控制器的程序設(shè)計(jì)74-76
• 4.3.4 USB控制器的程序設(shè)計(jì)76-77
• 4.4 數(shù)據(jù)顯示模塊的程序設(shè)計(jì)77-84
• 4.4.1 輸入SRAM的程序設(shè)計(jì)77
• 4.4.2 圖像轉(zhuǎn)換模塊的程序設(shè)計(jì)77-80
• 4.4.3 SDRAM的控制程序設(shè)計(jì)80-82
• 4.4.4 輸出SRAM控制程序的設(shè)計(jì)82-83
• 4.4.5 LCD時(shí)序驅(qū)動(dòng)程序的設(shè)計(jì)83-84
• 4.5 本章小結(jié)84-85
• 第五章 系統(tǒng)硬件調(diào)試及結(jié)果85-108
• 5.1 聲光頻率源的調(diào)試及結(jié)果85-94
• 5.1.1 DDS電路的調(diào)試結(jié)果85-86
• 5.1.2 PLL電路的調(diào)試結(jié)果及分析86-88
• 5.1.2.1 PLL電路的調(diào)試及輸出頻譜86-87
• 5.1.2.2 PLL的相位噪聲及分析87-88
• 5.1.3 頻率調(diào)制的調(diào)試結(jié)果88-91
• 5.1.3.1 窄帶調(diào)頻的調(diào)試結(jié)果88-89
• 5.1.3.2 寬帶調(diào)頻的調(diào)試結(jié)果89-91
• 5.1.4 幅度調(diào)制的調(diào)試結(jié)果91-92
• 5.1.5 ASK調(diào)制的結(jié)果92-93
• 5.1.6 可變?cè)鲆娣糯笃鰽DL5592的調(diào)試結(jié)果93
• 5.1.7 功放模塊BGY888的調(diào)試結(jié)果93-94
• 5.2 聲光信號(hào)后處理系統(tǒng)的調(diào)試及結(jié)果94-102
• 5.2.1 信號(hào)采集及傳輸功能調(diào)試94-95
• 5.2.2 系統(tǒng)通信功能調(diào)試95-99
• 5.2.2.1 以太網(wǎng)調(diào)試95-97
• 5.2.2.2 USB調(diào)試97-99
• 5.2.3 數(shù)據(jù)顯示模塊的調(diào)試及結(jié)果99-102
• 5.2.3.1 輸入SRAM的調(diào)試結(jié)果99-100
• 5.2.3.2 SDRAM的調(diào)試結(jié)果100-101
• 5.2.3.3 LCD顯示功能調(diào)試101-102
• 5.2.3.4 系統(tǒng)數(shù)據(jù)顯示功能調(diào)試102
• 5.3 聲光布喇格衍射實(shí)驗(yàn)102-107
• 5.3.1 實(shí)驗(yàn)方案103-104
• 5.3.2 布喇格衍射光位置分布實(shí)驗(yàn)104-107
• 5.4 本章小結(jié)107-108
• 第六章 總結(jié)與展望108-110
• 6.1 課題總結(jié)108
• 6.2 課題展望108-110
• 致謝110-111
• 參考文獻(xiàn)111-114
• 攻碩期間取得成果114-115
• 附錄115-117

【參考文獻(xiàn)】

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前1條

1 劉榮旺;基于FPGA實(shí)時(shí)DVI視頻信號(hào)融合技術(shù)[D];電子科技大學(xué);2013年

  本文關(guān)鍵詞：聲光信號(hào)處理測(cè)試系統(tǒng)硬件的設(shè)計(jì)與實(shí)現(xiàn)，由筆耕文化傳播整理發(fā)布。

，

本文編號(hào)：307497