基于多核處理器的任務(wù)級(jí)與數(shù)據(jù)級(jí)相結(jié)合的HEVC并行解碼技術(shù)與實(shí)現(xiàn)
發(fā)布時(shí)間:2021-03-03 13:40
與以往視頻編解碼標(biāo)準(zhǔn)相比,最新的HEVC視頻編解碼標(biāo)準(zhǔn)面臨著計(jì)算復(fù)雜度迅速增加的問題,這直接影響了它的運(yùn)行和實(shí)現(xiàn),而提高處理速度、增強(qiáng)計(jì)算能力的有效方法之一就是在多核平臺(tái)上進(jìn)行并行化處理。本文將采用美國Tilera公司提供的Tilera-Gx36多核處理器作為硬件實(shí)驗(yàn)平臺(tái),并基于該多核平臺(tái)實(shí)現(xiàn)多層次任務(wù)級(jí)與數(shù)據(jù)級(jí)并行的HEVC解碼方法。論文的主要研究內(nèi)容和創(chuàng)新點(diǎn)如下:(1)提出了一種基于CTU單元像素依賴關(guān)系的低時(shí)延去方塊濾波并行方法。通過對(duì)圖像幀中的各濾波邊界的依賴性分析,探究其可采用的并行方法,并分析現(xiàn)有的基于CTU行的去方塊濾波并行方法,對(duì)其加以改進(jìn),實(shí)現(xiàn)基于CTU單元的并行處理,進(jìn)一步提升去方塊濾波模塊的解碼效率。同時(shí)依據(jù)CTU單元解碼依賴關(guān)系設(shè)計(jì)出合理的CTU單元?jiǎng)澐纸Y(jié)構(gòu),來進(jìn)一步提升解碼器的解碼效率。(2)提出了一種多層次任務(wù)級(jí)與數(shù)據(jù)級(jí)并行的解碼方法。利用HEVC數(shù)據(jù)中的依賴性,將整個(gè)HEVC解碼器劃分為5個(gè)任務(wù)模塊,分別為碼流讀取模塊、熵解碼模塊、像素重構(gòu)模塊、去方塊濾波模塊以及樣點(diǎn)自適應(yīng)補(bǔ)償模塊;針對(duì)不同的解碼任務(wù)模塊分別設(shè)計(jì)并行方法,并對(duì)緩沖存儲(chǔ)空間進(jìn)行有效管理,同時(shí)...
【文章來源】:南京郵電大學(xué)江蘇省
【文章頁數(shù)】:90 頁
【學(xué)位級(jí)別】:碩士
【部分圖文】:
Tilera-Gx36多核處理器硬件架構(gòu)
郵電大學(xué)碩士研究生學(xué)位論文 第二章 HEVC 編碼標(biāo)準(zhǔn)與并行化結(jié)構(gòu)分析 35 種幀內(nèi)預(yù)測(cè)模式。同時(shí)自適應(yīng)環(huán)路濾波技術(shù),波前并行技術(shù),都進(jìn)一步提升了 HEVC的編碼效率,有利于其實(shí)際的應(yīng)用與發(fā)展。HEVC 標(biāo)準(zhǔn)的混合編碼框架流程圖如圖 2.1 所示,與 H.264/AVC 標(biāo)準(zhǔn)接近,主要包括幀測(cè)、運(yùn)動(dòng)估計(jì)與補(bǔ)償、幀間預(yù)測(cè)、塊變換與量化、環(huán)路濾波、CABAC 熵編碼和重建等模塊[23]。原始的視頻信號(hào)經(jīng)過一系列的變換、計(jì)算處理后,再經(jīng)過 CABAC 熵編碼,變頻碼流。不過與 H.264/AVC 相比較,對(duì)于每一個(gè)編碼模塊,HEVC 都做了相應(yīng)的技術(shù)改以下將對(duì) HEVC 編解碼模塊的關(guān)鍵技術(shù)進(jìn)行詳細(xì)地介紹分析。
視頻編解碼時(shí),一般將每個(gè)視頻序列的每一幀圖像進(jìn)行分塊處理,不過隨的逐漸提升,只有對(duì)更大尺寸的圖像塊進(jìn)行編碼,才能夠方便捕捉依賴性間上的冗余度。因此 HEVC 視頻編碼標(biāo)準(zhǔn)提出了一種與 H.264 標(biāo)準(zhǔn)不同的再采用固定尺寸大小 16x16 的宏塊,而是將編碼樹單元 CTU(Coding Tre割的基本單元。每個(gè)編碼樹單元 CTU 包含了同一位置的一個(gè)亮度編碼ree Block)和兩個(gè)色度編碼塊 CTB。這里要注意,“CTU 編碼樹單元”與是兩個(gè)完全不同的概念,CTU 是圖像進(jìn)行四叉樹分割時(shí)的基本單元,其塊以及與 CTB 塊相對(duì)應(yīng)的語法元素[24]。CTU 塊的尺寸大小或者所包含的64,最小為 8x8,且對(duì)于每一個(gè)編碼樹單元 CTU 都可以對(duì)其采用四叉樹結(jié)叉樹結(jié)構(gòu)的末端,會(huì)形成若干個(gè)方形大小的編碼單元 CU(Coding Unit),念與 H.264 標(biāo)準(zhǔn)中宏塊的概念相類似,是 HEVC 標(biāo)準(zhǔn)進(jìn)行視頻編解碼操作元。圖 2.2(a)所示為 CTU 到 CU 的劃分實(shí)例,圖 2.2(b)是圖 2.2(a)輯結(jié)構(gòu)。
【參考文獻(xiàn)】:
期刊論文
[1]新一代視頻編碼標(biāo)準(zhǔn)——HEVC[J]. 朱秀昌,李欣,陳杰. 南京郵電大學(xué)學(xué)報(bào)(自然科學(xué)版). 2013(03)
博士論文
[1]視頻分級(jí)編碼及可靠傳輸?shù)木幋a技術(shù)研究[D]. 胡棟.上海交通大學(xué) 2007
碩士論文
[1]基于Tilera多核處理器的HEVC多層次并行解碼方法的研究與實(shí)現(xiàn)[D]. 方狄.南京郵電大學(xué) 2016
[2]基于Tilera多核處理器的HEVC視頻編碼并行算法的研究與實(shí)現(xiàn)[D]. 束駿.南京郵電大學(xué) 2016
[3]基于多核嵌入式HEVC解碼器并行優(yōu)化及實(shí)現(xiàn)[D]. 劉鵬.西南交通大學(xué) 2016
[4]基于Tilera多核處理器的并行模型研究[D]. 馮勇.西安電子科技大學(xué) 2014
[5]基于TILERA Gx36多核處理器的H.264 SVC高性能視頻服務(wù)器系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[D]. 楊浩.南京郵電大學(xué) 2014
本文編號(hào):3061363
【文章來源】:南京郵電大學(xué)江蘇省
【文章頁數(shù)】:90 頁
【學(xué)位級(jí)別】:碩士
【部分圖文】:
Tilera-Gx36多核處理器硬件架構(gòu)
郵電大學(xué)碩士研究生學(xué)位論文 第二章 HEVC 編碼標(biāo)準(zhǔn)與并行化結(jié)構(gòu)分析 35 種幀內(nèi)預(yù)測(cè)模式。同時(shí)自適應(yīng)環(huán)路濾波技術(shù),波前并行技術(shù),都進(jìn)一步提升了 HEVC的編碼效率,有利于其實(shí)際的應(yīng)用與發(fā)展。HEVC 標(biāo)準(zhǔn)的混合編碼框架流程圖如圖 2.1 所示,與 H.264/AVC 標(biāo)準(zhǔn)接近,主要包括幀測(cè)、運(yùn)動(dòng)估計(jì)與補(bǔ)償、幀間預(yù)測(cè)、塊變換與量化、環(huán)路濾波、CABAC 熵編碼和重建等模塊[23]。原始的視頻信號(hào)經(jīng)過一系列的變換、計(jì)算處理后,再經(jīng)過 CABAC 熵編碼,變頻碼流。不過與 H.264/AVC 相比較,對(duì)于每一個(gè)編碼模塊,HEVC 都做了相應(yīng)的技術(shù)改以下將對(duì) HEVC 編解碼模塊的關(guān)鍵技術(shù)進(jìn)行詳細(xì)地介紹分析。
視頻編解碼時(shí),一般將每個(gè)視頻序列的每一幀圖像進(jìn)行分塊處理,不過隨的逐漸提升,只有對(duì)更大尺寸的圖像塊進(jìn)行編碼,才能夠方便捕捉依賴性間上的冗余度。因此 HEVC 視頻編碼標(biāo)準(zhǔn)提出了一種與 H.264 標(biāo)準(zhǔn)不同的再采用固定尺寸大小 16x16 的宏塊,而是將編碼樹單元 CTU(Coding Tre割的基本單元。每個(gè)編碼樹單元 CTU 包含了同一位置的一個(gè)亮度編碼ree Block)和兩個(gè)色度編碼塊 CTB。這里要注意,“CTU 編碼樹單元”與是兩個(gè)完全不同的概念,CTU 是圖像進(jìn)行四叉樹分割時(shí)的基本單元,其塊以及與 CTB 塊相對(duì)應(yīng)的語法元素[24]。CTU 塊的尺寸大小或者所包含的64,最小為 8x8,且對(duì)于每一個(gè)編碼樹單元 CTU 都可以對(duì)其采用四叉樹結(jié)叉樹結(jié)構(gòu)的末端,會(huì)形成若干個(gè)方形大小的編碼單元 CU(Coding Unit),念與 H.264 標(biāo)準(zhǔn)中宏塊的概念相類似,是 HEVC 標(biāo)準(zhǔn)進(jìn)行視頻編解碼操作元。圖 2.2(a)所示為 CTU 到 CU 的劃分實(shí)例,圖 2.2(b)是圖 2.2(a)輯結(jié)構(gòu)。
【參考文獻(xiàn)】:
期刊論文
[1]新一代視頻編碼標(biāo)準(zhǔn)——HEVC[J]. 朱秀昌,李欣,陳杰. 南京郵電大學(xué)學(xué)報(bào)(自然科學(xué)版). 2013(03)
博士論文
[1]視頻分級(jí)編碼及可靠傳輸?shù)木幋a技術(shù)研究[D]. 胡棟.上海交通大學(xué) 2007
碩士論文
[1]基于Tilera多核處理器的HEVC多層次并行解碼方法的研究與實(shí)現(xiàn)[D]. 方狄.南京郵電大學(xué) 2016
[2]基于Tilera多核處理器的HEVC視頻編碼并行算法的研究與實(shí)現(xiàn)[D]. 束駿.南京郵電大學(xué) 2016
[3]基于多核嵌入式HEVC解碼器并行優(yōu)化及實(shí)現(xiàn)[D]. 劉鵬.西南交通大學(xué) 2016
[4]基于Tilera多核處理器的并行模型研究[D]. 馮勇.西安電子科技大學(xué) 2014
[5]基于TILERA Gx36多核處理器的H.264 SVC高性能視頻服務(wù)器系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[D]. 楊浩.南京郵電大學(xué) 2014
本文編號(hào):3061363
本文鏈接:http://www.sikaile.net/kejilunwen/wltx/3061363.html
最近更新
教材專著