發(fā)布時間：2018-03-20 06:10

  本文選題：高速串行　切入點：交換　出處：《西安電子科技大學(xué)》2014年碩士論文　論文類型：學(xué)位論文

【摘要】：當(dāng)前,數(shù)字信號處理算法日趨復(fù)雜,大數(shù)據(jù)量及高計算復(fù)雜度對信號處理機提出了更大的挑戰(zhàn)。根據(jù)大規(guī)模計算要求,信號處理機一般集成眾多處理節(jié)點來實現(xiàn)并行處理。當(dāng)處理節(jié)點增多到一定數(shù)量時,點對點的互連方式將大大限制數(shù)據(jù)的傳輸帶寬,進而影響信號處理機的整體性能。因此,研究基于高速串行交換的可擴展信號處理機,使系統(tǒng)中任意節(jié)點間享有獨立的高傳輸帶寬,具有非常重要的現(xiàn)實意義。本文設(shè)計了一種基于高速串行交換的FPGA+多核DSP通用信號處理機,具體內(nèi)容如下:(1)給出了信號處理機的整體設(shè)計方案。在開發(fā)驗證的基礎(chǔ)上,選用性能強勁的FPGA和DSP作為處理節(jié)點。同時,采用最新的SRIO和PCIe交換芯片,實現(xiàn)信號處理機各處理節(jié)點之間的互連。(2)詳細(xì)分析了各處理節(jié)點的功耗需求(電壓值、電壓類型及電流值)和時鐘需求(時鐘頻率和電平邏輯),并依據(jù)需求制定了相應(yīng)的電源和時鐘設(shè)計方案;隨后介紹了數(shù)據(jù)交換模塊的設(shè)計原理和思路,并闡述了各接口的互連方式,重點確定了各處理節(jié)點和交換芯片的配置方式;最后分析了高速信號傳輸時需要注意的電源完整性和信號完整性問題,并設(shè)定了多層PCB板的疊層結(jié)構(gòu)。(3)重點描述了各交換芯片的寄存器配置流程,并依據(jù)各高速串行協(xié)議及其數(shù)據(jù)包格式進行FPGA和DSP端驅(qū)動程序的開發(fā),編寫了各處理節(jié)點通過交換芯片進行數(shù)據(jù)傳輸?shù)臏y試程序,達到了各處理節(jié)點中數(shù)據(jù)靈活交互的目的。論文雖然實現(xiàn)了數(shù)據(jù)的靈活傳輸,但傳輸速率與理論值之間還有一定差距,需要進一步優(yōu)化。除此之外,本方案只使用了交換芯片最基本的功能,一些復(fù)雜但更有應(yīng)用前景的特性尚待開發(fā)。
[Abstract]:At present, the digital signal processing algorithm is becoming more and more complex. The large amount of data and high computational complexity pose a greater challenge to the signal processor. Signal processors generally integrate many processing nodes to achieve parallel processing. When processing nodes increase to a certain number, point-to-point interconnection will greatly limit the transmission bandwidth of data, thereby affecting the overall performance of the signal processor. This paper studies an extensible signal processor based on high speed serial switching, which can make any node in the system enjoy independent high transmission bandwidth. This paper designs a FPGA multi-core DSP universal signal processor based on high speed serial switching. The main contents are as follows: 1) the whole design scheme of the signal processor is given. The powerful FPGA and DSP are selected as processing nodes. At the same time, using the latest SRIO and PCIe switching chips, the power requirement (voltage value) of each processing node is analyzed in detail. Voltage types and current values) and clock requirements (clock frequency and level logic), and according to the requirements of the corresponding power supply and clock design, then introduced the data exchange module design principles and ideas, The interconnection mode of each interface is expounded, and the configuration mode of each processing node and switch chip is determined. Finally, the problems of power supply integrity and signal integrity that should be paid attention to in high-speed signal transmission are analyzed. The stack structure of multilayer PCB board is set up. The register configuration flow of each switch chip is described emphatically, and the driver of FPGA and DSP is developed according to each high speed serial protocol and its data packet format. The test program of data transmission between each processing node through the switch chip is written, which achieves the purpose of flexible data exchange in each processing node. Although the paper realizes the flexible transmission of data, However, there is still a gap between the transmission rate and the theoretical value, which needs further optimization. In addition, this scheme only uses the most basic functions of the switching chip, and some complex but more promising characteristics need to be developed.
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2014
【分類號】：TN911.7

【相似文獻】

相關(guān)期刊論文 前10條

1 呂慶;李漢波;;某雷達信號處理機調(diào)試臺的設(shè)計[J];火控雷達技術(shù);2010年01期

2 宗蘭;;紅外前視裝置信號處理機[J];激光與紅外;1979年01期

3 ;第四講 數(shù)字信號處理機[J];電訊技術(shù);1984年02期

4 張建洲;張敏;殷亙令;;信號處理機7T17/7T17S評述[J];振動.測試與診斷;1984年05期

5 肖青;模塊化信號處理機技術(shù)探討[J];電子對抗技術(shù);2002年06期

6 王虹現(xiàn),蘇濤,馮大政;一種通用雷達信號處理機的設(shè)計[J];雷達與對抗;2003年04期

7 戴伏生,毛興鵬;基于雷達極化的數(shù)字信號處理機電路設(shè)計[J];無線電通信技術(shù);2003年03期

8 吳明敏;信號處理機與測距測速機的一體化設(shè)計[J];現(xiàn)代雷達;2005年05期

9 董偉;馮小平;;雷達/雷達干擾實驗系統(tǒng)信號處理機的設(shè)計[J];現(xiàn)代雷達;2007年02期

10 劉斌;;調(diào)頻步進雷達信號處理機設(shè)計[J];雷達科學(xué)與技術(shù);2007年05期

相關(guān)會議論文 前8條

1 曾濤;龍騰;;一種先進雷達信號處理機的設(shè)計與實現(xiàn)[A];第九屆全國信號處理學(xué)術(shù)年會（CCSP-99）論文集[C];1999年

2 陸紅茂;孫浩;揭亮;杜選民;;加固型通用信號處理機系統(tǒng)設(shè)計[A];中國聲學(xué)學(xué)會2002年全國聲學(xué)學(xué)術(shù)會議論文集[C];2002年

3 梅繼丹;惠俊英;王逸林;;并行數(shù)字信號處理機互譜被動測距[A];中國聲學(xué)學(xué)會2006年全國聲學(xué)學(xué)術(shù)會議論文集[C];2006年

4 胡航;;現(xiàn)代雷達信號處理機若干關(guān)鍵技術(shù)的仿真研究[A];2004全國測控、計量與儀器儀表學(xué)術(shù)年會論文集（下冊）[C];2004年

5 李興明;胡善清;龍騰;;小型化SAR信號處理機系統(tǒng)設(shè)計與實現(xiàn)[A];全國第五屆信號和智能信息處理與應(yīng)用學(xué)術(shù)會議�？�(第一冊)[C];2011年

6 胡玉川;高世橋;;基于ARM與DSP的雷達信號處理機的設(shè)計[A];2006“數(shù)學(xué)技術(shù)應(yīng)用科學(xué)”[C];2006年

7 孫智信;盧啟中;李駿;閔濤;;信號處理器多標(biāo)準(zhǔn)串口通信實現(xiàn)方法[A];第九屆全國信號處理學(xué)術(shù)年會（CCSP-99）論文集[C];1999年

8 潘德明;岳沛;陳福如;周瑜莉;;聲相關(guān)三維測速技術(shù)研究[A];2001年全國水聲學(xué)學(xué)術(shù)會議論文集[C];2001年

相關(guān)博士學(xué)位論文 前3條

1 劉博;彈載寬帶雷達信號處理機關(guān)鍵技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2013年

2 史凌峰;探地雷達檢測中的關(guān)鍵技術(shù)研究[D];西安電子科技大學(xué);2008年

3 李悅麗;彈載合成孔徑雷達成像技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2008年

相關(guān)碩士學(xué)位論文 前10條

1 周家奇;一種高頻雷達信號處理機前端算法研究[D];哈爾濱工業(yè)大學(xué);2015年

2 王世明;多通道透視雷達信號處理機及顯控終端的研究[D];電子科技大學(xué);2015年

3 王雙雙;基于FPGA的通用雷達信號處理機的設(shè)計與實現(xiàn)[D];西安電子科技大學(xué);2014年

4 姜婕;艦載火控雷達信號處理機設(shè)計與開發(fā)[D];西安電子科技大學(xué);2014年

5 王金龍;基于高速串行交換的通用信號處理機設(shè)計[D];西安電子科技大學(xué);2014年

6 張?zhí)炱?某雷達信號處理機的優(yōu)化設(shè)計與實現(xiàn)[D];西安電子科技大學(xué);2009年

7 周廣超;高頻雷達信號處理機系統(tǒng)設(shè)計及基本信號處理軟件研制[D];哈爾濱工業(yè)大學(xué);2006年

8 高劍;某雷達信號處理機的研制[D];西安電子科技大學(xué);2006年

9 閆飛飛;單脈沖雷達導(dǎo)引頭信號處理機關(guān)鍵技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2011年

10 安永兵;多發(fā)多收穿墻成像雷達信號處理機的研究[D];電子科技大學(xué);2013年

，

本文編號：1637826