本文關(guān)鍵詞：基于FPGA的衛(wèi)星導(dǎo)航抗干擾處理器設(shè)計　出處：《北京理工大學(xué)學(xué)報》2014年03期 　論文類型：期刊論文

  更多相關(guān)文章： 衛(wèi)星導(dǎo)航 抗干擾 復(fù)浮點處理器 流水線

【摘要】：為在現(xiàn)場可編程門陣列(FPGA)內(nèi)實現(xiàn)整個數(shù)字抗干擾系統(tǒng)的功能,需要復(fù)用片內(nèi)資源,設(shè)計了一種復(fù)浮點處理器(complex floating point processing unit,CFPU),簡化了抗干擾算法在FPGA內(nèi)實現(xiàn)的資源復(fù)用策略,使用了較少的硬件資源,解決了硬件資源緊張問題.仿真結(jié)果表明,當(dāng)求解同一方程時,CFPU和TMS320C6713的單精度計算結(jié)果僅有微小差別,92MHz和176MHz的CFPU相對于200MHz工作頻率的TMS320C6713分別有53.5和78.0倍的計算速度.室外實測抗干擾處理器有很好的抗干擾能力.
[Abstract]:As in field programmable gate array (FPGA) to achieve the digital anti-interference function, need to reuse on-chip resources, design a complex floating-point processor (complex floating point processing unit, CFPU), simplified the anti jamming algorithm implemented in FPGA resources reuse strategy, using less hardware resources to solve the hardware resource problem. The simulation results show that when solving the same equation, single precision CFPU and TMS320C6713 calculation results with only minor differences, 92MHz and 176MHz CFPU relative to the working frequency of 200MHz TMS320C6713 do not have the computing speed of 53.5 and 78 times. The measured outdoor anti-jamming processor has good anti-interference ability.

【作者單位】： 北京理工大學(xué)信息與電子學(xué)院;
【分類號】：TN967.1;TN973
【正文快照】： 衛(wèi)星導(dǎo)航信號到達地面時已經(jīng)十分微弱,極易受到有意或無意的干擾.為了使衛(wèi)星導(dǎo)航接收機穩(wěn)定可靠地工作,需要增強它的抗干擾能力.眾多研究者已經(jīng)對抑制干擾技術(shù)進行了大量的理論研究,探索更有效的抗干擾方法和降低已有計算方法的復(fù)雜度,并取得了豐碩的研究成果.其中比較有效的

【參考文獻】

相關(guān)期刊論文 前2條

1 高飛;王永良;陳輝;謝文沖;;STAP中的矩陣求逆問題研究[J];雷達科學(xué)與技術(shù);2008年03期

2 狄e，

本文編號：1428171