發(fā)布時間：2017-12-03 00:07

  本文關(guān)鍵詞：1024點浮點流水線型FFT IP核設(shè)計

  更多相關(guān)文章： FFT IP核 1024點 浮點 流水線

【摘要】：目前,隨著雷達(dá)、通信、圖像處理等領(lǐng)域的迅速發(fā)展,對信號處理技術(shù)的實時性、高速性、準(zhǔn)確性、大容量運算等特性提出了更高的要求。而快速傅里葉變換(FFT)作為數(shù)字信號處理中最基本的變換,是數(shù)字信號處理的核心,如何設(shè)計高速、高精度的FFT IP核成為國內(nèi)外研究人員研究的重點。論文采用基22 SDF結(jié)構(gòu)完成了1024點32位浮點數(shù)FFT IP核的設(shè)計。首先利用Matlab驗證了其結(jié)構(gòu)的可行性,接著采用Verilog HDL語言實現(xiàn)蝶形運算單元和浮點數(shù)運算單元的設(shè)計,在保證各子模塊驗證無誤的基礎(chǔ)上搭建頂層模塊,實現(xiàn)流水線型FFT IP核的設(shè)計。Model Sim與Matlab聯(lián)合仿真結(jié)果表明所設(shè)計的FFT IP核功能正確。采用SMIC 0.18μm工藝對本設(shè)計進(jìn)行性能評估,時鐘頻率預(yù)測達(dá)到150MHz,完成1輪1024點32位浮點數(shù)FFT運算時間為7.167μs。為更進(jìn)一步評估該IP核,采用Xilinx全可編程ZYNQ系列XC7Z020CLG484芯片搭建了基于千兆以太網(wǎng)的數(shù)據(jù)傳輸系統(tǒng),實現(xiàn)了FPGA開發(fā)板與PC機(jī)的通信。上位機(jī)程序基于Socket網(wǎng)絡(luò)編程函數(shù),利用Visual Studio完成服務(wù)器端的設(shè)計,下位機(jī)程序基于Lw IP輕量級TCP/IP協(xié)議棧實現(xiàn)客戶端程序設(shè)計。對接收到的數(shù)據(jù)進(jìn)行處理,結(jié)果表明設(shè)計的FFT IP核功能正確。同時對所設(shè)計的FFT IP核處理結(jié)果進(jìn)行誤差分析,分析結(jié)果表明FFT IP核在設(shè)計精度方面滿足設(shè)計要求。
【學(xué)位授予單位】：哈爾濱工業(yè)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TN911.72

【參考文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前5條

1 孫陽,余鋒;基于FPGA的FFT/IFFT處理器的實現(xiàn)[J];電子工程師;2002年12期

2 馬秀榮;張媛;;基于功率譜FFT的BPSK信號參數(shù)估計[J];電子與信息學(xué)報;2013年05期

3 劉文艷;許友軍;劉亞春;;MATLAB在傅里葉變換課堂教學(xué)中的應(yīng)用[J];湘南學(xué)院學(xué)報;2015年02期

4 吳順喜;黃文晉;;FT、ZT、DFS、DFT和FFT變換的特點及相互關(guān)系[J];電子制作;2015年10期

5 冉林倉;;Visual Studio十年磨一劍[J];程序員;2007年05期

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前2條

1 于效宇;基于FPGA的FFT處理器的實現(xiàn)[D];哈爾濱理工大學(xué);2005年

2 付榮;基-4FFT處理器的設(shè)計與物理實現(xiàn)[D];西安電子科技大學(xué);2014年

，

本文編號：1246736