本文關鍵詞：基于DSP嵌入式平臺的高清網(wǎng)絡攝像機的硬件設計與實現(xiàn)

  更多相關文章： 高清網(wǎng)絡攝像機 信號完整性 反射 串擾 時序 HyperLynx

【摘要】：隨著社會經(jīng)濟發(fā)展和社會治安形勢的變化,安全防范日顯重要,視頻監(jiān)控成為了社會治安動態(tài)防范系統(tǒng)的利劍之一。對于視頻監(jiān)控而言,采集的有效視頻圖像的清晰度無疑是最關鍵的技術(shù)要素,圖像清晰度是視頻監(jiān)控永恒的追求。高清視頻監(jiān)控技術(shù)獲得了重大突破,高清視頻監(jiān)控逐步成為市場主流。網(wǎng)絡技術(shù)、視頻壓縮編碼技術(shù)、高性能處理器設計制造技術(shù)的不斷發(fā)展為開大規(guī)模普及應用高清網(wǎng)絡攝像機迎來了契機。本課題將探索、研究高清網(wǎng)絡攝像機所需要掌握的關鍵技術(shù),網(wǎng)絡攝像機的硬件平臺搭建。課題的主要目標是在DSP嵌入式平臺上研究高清網(wǎng)絡攝像機的電路設計。與以往10MHz頻率的處理器不同,電路設計中越來越多的使用100MHz甚至GHz級別的處理器。這就對電路設計提出了更高的要求。在高速電路設計領域,不僅要在有限的空間排布開元件、連通信號,更要關注信號完整性問題。本課題首先通過元件選型進行核心原理圖設計。之后對攝像機中高速電路部分關注的信號完整性問題進行分析,通過理解傳輸線的特性阻抗及信號在傳輸線上的傳播方式,在此基礎上對信號的反射、串擾、時延以及地彈等進行研究。通過理論分析得出初步的設計約束,之后結(jié)合仿真工具HyperLynx對實際設計的DDR2高速電路部分進行仿真,運用仿真軟件的前仿真和后仿真給出電路板中高速信號部分PCB設計的實際設計規(guī)則。同時兼顧電源完整性設計,通過分析去耦電容的數(shù)量以及電源平面的直流壓降,給出核電壓供電的設計方法,在設計之初就得到合理的電容排布與電源線走線設定。最終在多種規(guī)則的指導下完成攝像機的設計。高效、快捷的設計完成電路板,并通過可靠性測試證明設計電路的可靠性。
【關鍵詞】：高清網(wǎng)絡攝像機 信號完整性 反射 串擾 時序 HyperLynx
【學位授予單位】：中國科學院大學(工程管理與信息技術(shù)學院)
【學位級別】：碩士
【學位授予年份】：2015
【分類號】：TN948.41
【目錄】：

• 摘要5-6
• Abstract6-10
• 第一章 緒論10-18
• 1.1 高清網(wǎng)絡攝像機研究背景與意義10-11
• 1.2 高速電路設計發(fā)展概述11-14
• 1.3 信號完整性問題14-15
• 1.4 EMI電磁兼容問題15
• 1.5 本文的研究內(nèi)容與結(jié)構(gòu)安排15-18
• 第二章 DM6467T編碼板電路設計18-28
• 2.1 主控芯片選型18-19
• 2.2 基于TMS320DM6467T高清網(wǎng)絡攝像機整體設計19-21
• 2.3 編碼板主要模塊設計21-25
• 2.3.1 電源模塊21-23
• 2.3.2 時鐘模塊23-24
• 2.3.3 NOR FLASH模塊24
• 2.3.4 DDR2-800 SDRAM模塊24-25
• 2.4 本章小結(jié)25-28
• 第三章 基于DM6467T的編碼板設計28-50
• 3.1 編碼板拓撲結(jié)構(gòu)28-30
• 3.2 返回路徑設計30-32
• 3.2.1 走線變換時的參考平面設計方案31-32
• 3.3 疊層的重要性32-36
• 3.3.1 編碼板疊層結(jié)構(gòu)設計33
• 3.3.2 編碼板阻抗設計33-36
• 3.4 編碼板PCB的信號完整性設計36-38
• 3.4.1 編碼板高速信號的信號完整性分析36-38
• 3.4.2 傳輸線理論38
• 3.4.3 編碼板上的高速信號38
• 3.5 編碼板反射與阻抗匹配38-42
• 3.5.1 反射的基本概念38-39
• 3.5.2 阻抗匹配39-40
• 3.5.3 振鈴40-41
• 3.5.4 編碼板關鍵走線仿真41-42
• 3.6 編碼板串擾抑制設計42-47
• 3.6.1 串擾的基本概念42-43
• 3.6.2 串擾的形成機理43-45
• 3.6.3 編碼板串擾抑制設計45-47
• 3.7 本章小結(jié)47-50
• 第四章 編碼板PCB的電源完整性設計50-56
• 4.1 編碼板電源設計50-51
• 4.2 電源去耦51-53
• 4.2.1 去耦電容的作用51-52
• 4.2.2 電容器的布局52-53
• 4.3 PCB直流壓降53-54
• 4.2.1 編碼板電壓需求分析53-54
• 4.2.2 編碼板直流壓降仿真54
• 4.4 本章小結(jié)54-56
• 第五章 編碼板的時序設計56-66
• 5.1 時序系統(tǒng)簡介56
• 5.2 編碼板時序簡介56-58
• 5.2.1 源同步建立時間時序分析56-58
• 5.2.2 保持時間時序分析58
• 5.3 DDR2時序58-61
• 5.3.1 DDR2基本概念簡介58-60
• 5.3.2 “等長”的重要性60-61
• 5.4 編碼板DDR2-800時序設計61-63
• 5.4.1 地址和控制信號時序設計61-62
• 5.4.2 數(shù)據(jù)信號時序設計62-63
• 5.4.3 地址時鐘與數(shù)據(jù)時鐘時序設計63
• 5.5 編碼板信號線走線規(guī)則63
• 5.6 編碼板數(shù)據(jù)信號時序仿真63-64
• 5.7 設計完成的編碼板64-65
• 5.8 本章小結(jié)65-66
• 第六章 電磁兼容與可靠性測試66-76
• 6.1 電磁兼容設計66
• 6.1.2 電磁兼容設計的基本內(nèi)容66
• 6.2 布線優(yōu)化66-67
• 6.3 接地優(yōu)化67-69
• 6.3.1 接地方式67-68
• 6.3.2 數(shù)�；旌蠒r的接地方式68-69
• 6.3.3 PCB板鋪地的碎銅處理69
• 6.4 可靠性驗證69-72
• 6.4.1 成像質(zhì)量測試70-71
• 6.4.2 高低溫環(huán)境測試71-72
• 6.5 電磁兼容測試72-75
• 6.5.1 攝像機輻射測試72-73
• 6.5.2 電源傳導測試73-75
• 6.6 本章小結(jié)75-76
• 第七章 結(jié)論與展望76-78
• 7.1 結(jié)論76-77
• 7.2 展望77-78
• 參考文獻78-80
• 致謝80-81
• 個人簡歷、在學期間發(fā)表的論文與研究成果81

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前1條

1 柴林峰;蔣留兵;柳政枝;黃韜;;基于數(shù)字電路系統(tǒng)的高速PCB信號完整性分析[J];桂林電子科技大學學報;2012年02期

，

本文編號：1087838