本文關(guān)鍵詞：基于FPGA的圖像采集及處理系統(tǒng)研究

  更多相關(guān)文章： DVI接口 FPGA FIFO SDRAM 中值濾波

【摘要】：隨著LED顯示屏的點(diǎn)間距越來(lái)越小,對(duì)LED的視頻實(shí)時(shí)采集處理系統(tǒng)提出更高的要求。本文對(duì)DVI視頻圖像信號(hào)的采集及處理進(jìn)行研究,為后續(xù)的LED顯示打下基礎(chǔ)。通過(guò)對(duì)傳統(tǒng)的圖像采集系統(tǒng)的處理器進(jìn)行對(duì)比,得出FPGA并行處理的優(yōu)點(diǎn),將其作為本系統(tǒng)的處理器。本系統(tǒng)的圖像采集部分通過(guò)DVI接口對(duì)視頻圖像進(jìn)行采集,使用DVI解碼芯片TFP401對(duì)視頻源解碼,FPGA將采集到的數(shù)據(jù)通過(guò)FIFO,SDRAM,RAM進(jìn)行存儲(chǔ)轉(zhuǎn)換。并通過(guò)乒乓操作的形式來(lái)存儲(chǔ)。使用改進(jìn)型中值濾波算法和邊緣檢測(cè)算法進(jìn)行圖像處理,達(dá)到優(yōu)良的去噪效果,使圖像能夠清晰的顯示。本文對(duì)硬件電路及軟件算法進(jìn)行研究分析,實(shí)驗(yàn)證明能夠?qū)崿F(xiàn)高清視頻的采集處理,對(duì)LED的實(shí)時(shí)顯示問(wèn)題具有非常重要的作用和意義。
【關(guān)鍵詞】：DVI接口 FPGA FIFO SDRAM 中值濾波
【學(xué)位授予單位】：長(zhǎng)春理工大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2016
【分類(lèi)號(hào)】：TP391.41
【目錄】：

• 摘要4-5
• Abstract5-8
• 第一章 緒論8-11
• 1.1 課題研究的背景及意義8
• 1.2 國(guó)內(nèi)外研究現(xiàn)狀8-9
• 1.3 論文主要研究的內(nèi)容9-11
• 第二章 FPGA處理器及其開(kāi)發(fā)環(huán)境11-17
• 2.1 可編程的邏輯器件概述11-12
• 2.2 本系統(tǒng)FPGA芯片簡(jiǎn)介12-14
• 2.3 開(kāi)發(fā)使用平臺(tái)及開(kāi)發(fā)流程14-17
• 2.3.1 ISE開(kāi)發(fā)平臺(tái)概述14
• 2.3.2 FPGA開(kāi)發(fā)設(shè)計(jì)流程14-16
• 2.3.3 硬件描述語(yǔ)言簡(jiǎn)介16-17
• 第三章 本系統(tǒng)的硬件架構(gòu)17-30
• 3.1 系統(tǒng)硬件電路總體設(shè)計(jì)17
• 3.2 電源電路設(shè)計(jì)17-20
• 3.2.1 電源電壓的選擇17-18
• 3.2.2 穩(wěn)壓電路18-19
• 3.2.3 硬件電路的抗干擾設(shè)計(jì)19-20
• 3.3 FPGA最小系統(tǒng)20-22
• 3.3.1 下載電路20
• 3.3.2 復(fù)位電路20-21
• 3.3.3 外部晶振21-22
• 3.4 DVI電路22-25
• 3.4.1 DVI接口22
• 3.4.2 DVI傳輸協(xié)議22-23
• 3.4.3 DVI數(shù)據(jù)解碼23-25
• 3.5 存儲(chǔ)芯片設(shè)計(jì)25-28
• 3.5.1 FLASH設(shè)計(jì)25-26
• 3.5.2 SDRAM芯片設(shè)計(jì)26-28
• 3.6 VGA顯示接口電路28-30
• 第四章 FPGA程序模塊設(shè)計(jì)30-39
• 4.1 DCM時(shí)鐘管理30-31
• 4.2 DVI程序模塊設(shè)計(jì)31-32
• 4.3 FIFO緩存設(shè)計(jì)32-33
• 4.4 SDRAM設(shè)計(jì)33-37
• 4.4.1 SDRAM初始化34
• 4.4.2 SDRAM讀寫(xiě)操作34-36
• 4.4.3 預(yù)充電操作36-37
• 4.4.4 SDRAM自刷新37
• 4.5 RAM乒乓操作37-39
• 第五章 圖像處理模塊設(shè)計(jì)39-49
• 5.1 實(shí)時(shí)采集圖像的特點(diǎn)39
• 5.2 數(shù)字圖像表示方法39-40
• 5.3 圖像處理算法40-44
• 5.3.1 改進(jìn)型中值濾波40-42
• 5.3.2 邊緣檢測(cè)42-44
• 5.4 圖像處理在FPGA中的實(shí)現(xiàn)44-47
• 5.4.1 中值濾波的FPGA實(shí)現(xiàn)44-47
• 5.4.2 邊緣檢測(cè)的FPGA實(shí)現(xiàn)47
• 5.5 實(shí)驗(yàn)仿真及結(jié)果分析47-49
• 5.5.1 實(shí)驗(yàn)過(guò)程介紹47-48
• 5.5.2 實(shí)驗(yàn)仿真以及結(jié)果分析48-49
• 結(jié)論49-50
• 致謝50-51
• 參考文獻(xiàn)51-53
• 附錄:攻讀碩士期間取得的成果53

，

本文編號(hào)：747035