本文的主要內(nèi)容是設(shè)計(jì)并實(shí)現(xiàn)彈載加速度記錄儀系統(tǒng),并在深入分析中國兵器集團(tuán)公司某廠炮射彈藥大過載軟回收系統(tǒng)彈載加速度測(cè)試的實(shí)際需要基礎(chǔ)上,設(shè)計(jì)了一種大容量固態(tài)式彈載加速度記錄儀。并在此彈載加速度記錄儀硬件平臺(tái)上設(shè)計(jì)并實(shí)現(xiàn)其軟件系統(tǒng)。針對(duì)系統(tǒng)技術(shù)指標(biāo)內(nèi)容的要求,設(shè)計(jì)出系統(tǒng)總體方案;針對(duì)高采樣率、大容量、測(cè)試精度及數(shù)據(jù)安全性等指標(biāo)的優(yōu)化要求,完成系統(tǒng)硬件及軟件的設(shè)計(jì);針對(duì)記錄儀功能及可靠性的測(cè)試需求,提出性能測(cè)試指標(biāo)及完整的測(cè)試方案,以滿足項(xiàng)目的需求。本文首先根據(jù)項(xiàng)目指標(biāo)要求,總體分析了系統(tǒng)的性能要求,在此基礎(chǔ)上設(shè)計(jì)了一款FPGA為硬件基礎(chǔ)平臺(tái)、FLASH為存儲(chǔ)介質(zhì)、壓電加速度傳感器為檢測(cè)裝置的彈載加速度記錄儀系統(tǒng);其次,文章全面介紹了彈載加速度記錄儀硬件平臺(tái)當(dāng)中的核心技術(shù),包含各模擬電路設(shè)計(jì)、數(shù)字電路設(shè)計(jì)。通過對(duì)SOPC設(shè)計(jì)開發(fā)工具、Verilog語言、模塊化設(shè)計(jì)思想的介紹,詳細(xì)敘述了彈載加速度記錄儀系統(tǒng)的軟件實(shí)現(xiàn)方法。文章使用UML軟件建模技術(shù)來描述SDRAM、ADC、FIFO、FLASH、USB及WiFi模塊控制器驅(qū)動(dòng)的軟件設(shè)計(jì),同時(shí)應(yīng)用了小波分解和重構(gòu)算法對(duì)加速度信號(hào)高幅值的連續(xù)高頻...

【文章頁數(shù)】：87 頁

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
Abstract
1 緒論
    1.1 選題的研究背景及意義
    1.2 彈載記錄儀國內(nèi)外研究現(xiàn)狀
        1.2.1 國外研究現(xiàn)狀
        1.2.2 國內(nèi)研究現(xiàn)狀
        1.2.3 彈載記錄儀信號(hào)處理方法現(xiàn)狀
    1.3 課題來源及主要工作
    1.4 本章小結(jié)
2 彈載加速度記錄儀及其硬件系統(tǒng)總體設(shè)計(jì)
    2.1 系統(tǒng)整體設(shè)計(jì)原則
        2.1.1 可實(shí)現(xiàn)功能性原則
        2.1.2 最優(yōu)結(jié)構(gòu)原則
    2.2 系統(tǒng)指標(biāo)分析及總體方案
        2.2.1 系統(tǒng)指標(biāo)分析
            2.2.1.1 系統(tǒng)指標(biāo)
            2.2.1.2 系統(tǒng)指標(biāo)分析
            2.2.1.3 炮射彈藥大過載軟件回收系統(tǒng)中的特殊指標(biāo)
        2.2.2 總體方案設(shè)計(jì)
            2.2.2.1 系統(tǒng)設(shè)計(jì)與開發(fā)的步驟
            2.2.2.2 系統(tǒng)總體設(shè)計(jì)
            2.2.2.3 系統(tǒng)工作流程
    2.3 彈載加速度記錄儀系統(tǒng)模擬電路設(shè)計(jì)
        2.3.1 電荷放大器模型
        2.3.2 歸一化電路模型
        2.3.3 信號(hào)調(diào)理電路模型
        2.3.4 系統(tǒng)級(jí)模擬電路UML模型
    2.4 彈載加速度記錄儀系統(tǒng)數(shù)字電路設(shè)計(jì)
        2.4.1 FPGA核心控制模塊模型
        2.4.2 ADC模塊模型
        2.4.3 數(shù)據(jù)鏈路模塊模型
        2.4.4 系統(tǒng)級(jí)數(shù)字電路UML模型
    2.5 本章小結(jié)
3 彈載加速度記錄儀系統(tǒng)軟件設(shè)計(jì)
    3.1 彈載加速度記錄儀系統(tǒng)軟件設(shè)計(jì)總體思路
    3.2 彈載加速度記錄儀FPGA控制程序設(shè)計(jì)
        3.2.1 SDRAM控制器模型
        3.2.2 ADC控制器模型
        3.2.3 FIFO控制器模型
        3.2.4 FLASH控制器模型
    3.3 彈載加速度記錄儀數(shù)據(jù)鏈路驅(qū)動(dòng)軟件設(shè)計(jì)
    3.4 彈載加速度記錄儀加密模塊程序設(shè)計(jì)
    3.5 彈載加速度記錄儀上位機(jī)軟件設(shè)計(jì)
    3.6 彈載加速度記錄儀信號(hào)小波分析技術(shù)
        3.6.1 小波分析概述
        3.6.2 基于MATLAB的常用小波基函數(shù)
        3.6.3 彈載加速度記錄儀信號(hào)的小波分析
    3.7 本章小結(jié)
4 彈載加速度記錄儀系統(tǒng)實(shí)驗(yàn)及分析
    4.1 彈載加速度記錄儀系統(tǒng)功能模塊調(diào)試
        4.1.1 電荷放大器校準(zhǔn)實(shí)驗(yàn)
            4.1.1.1 研究方法
            4.1.1.2 結(jié)果分析
        4.1.2 ADC采集標(biāo)定實(shí)驗(yàn)
        4.1.3 FLASH芯片壞塊檢測(cè)實(shí)驗(yàn)
    4.2 彈載加速度記錄儀系統(tǒng)軟件測(cè)試驗(yàn)證
        4.2.1 下位機(jī)軟件測(cè)試驗(yàn)證
        4.2.2 上位機(jī)軟件測(cè)試驗(yàn)證
        4.2.3 小波分析測(cè)試驗(yàn)證
    4.3 實(shí)彈試驗(yàn)
    4.4 本章小結(jié)
5 總結(jié)和展望
    5.1 論文總結(jié)
    5.2 未來展望
致謝
參考文獻(xiàn)
附錄



本文編號(hào)：3747631