隨著近幾年安全漏洞事件頻發(fā),系統(tǒng)安全的重要性越來越受到人們的重視,尤其是物理安全。而物理不可克隆函數(shù)的提出,可以為物理安全提供一個很好的解決方案,包括身份認證,密鑰存儲等方面。但是基于判決器的物理不可克隆函數(shù)（Arbiter PUF,APUF）本身具有很好的線性模型,很容易被機器學習算法建模出其響應行為,從而使其喪失不可克隆的性質(zhì)。因此需要為APUF設(shè)計防護結(jié)構(gòu),增強抗建模攻擊能力,從而可以保證其應用系統(tǒng)的安全性。本文以APUF為基礎(chǔ),考慮防護結(jié)構(gòu)的資源占用情況及抗建模攻擊能力,同時設(shè)計出了兩種防護結(jié)構(gòu):樹形防護結(jié)構(gòu)和級聯(lián)弱PUF防護結(jié)構(gòu)。樹形防護結(jié)構(gòu)主要對APUF的輸出進行分散并重新組合,可以組合出多個APUF模型,從而可以增強原APUF的抗建模攻擊能力。級聯(lián)弱PUF結(jié)構(gòu)主要利用弱PUF特性,對原始激勵進行處理,使得原始激勵到處理后的激勵為多映射關(guān)系,打亂原始激勵與APUF的線性關(guān)系,從而可以增強抗建模攻擊能力。本文在Altera FPGA平臺,實現(xiàn)了四種APUF結(jié)構(gòu),包括原始APUF,帶有樹形防護的APUF,帶有級聯(lián)弱PUF的APUF以及帶有兩種防護結(jié)構(gòu)的APUF。本文通過Line... 

【文章頁數(shù)】：82 頁

【學位級別】：碩士

【文章目錄】：
摘要
Abstract
第一章 緒論
    1.1 研究背景及意義
    1.2 國內(nèi)外研究現(xiàn)狀
    1.3 研究內(nèi)容和設(shè)計指標
    1.4 論文組織結(jié)構(gòu)
第二章 物理不可克隆函數(shù)與機器學習算法
    2.1 物理不可克隆函數(shù)
        2.1.1 APUF電路結(jié)構(gòu)
        2.1.2 物理不可克隆函數(shù)的特性
    2.2 典型的APUF抗建模攻擊結(jié)構(gòu)
        2.2.1 APUF建模模型
        2.2.2 XOR-APUF結(jié)構(gòu)
        2.2.3 FF-APUF結(jié)構(gòu)
        2.2.4 Multi-APUF結(jié)構(gòu)
        2.2.5 MISR-APUF結(jié)構(gòu)
    2.3 基于機器學習算法的APUF建模攻擊研究
        2.3.1 Linear Regression算法
        2.3.2 Logic Regression算法
        2.3.3 SVM算法
        2.3.4 BPNN算法
    2.4 典型的APUF防護結(jié)構(gòu)的建模攻擊
    2.5 本章小結(jié)
第三章 基于樹形結(jié)構(gòu)的響應后處理的抗建模攻擊設(shè)計
    3.1 對響應防護結(jié)構(gòu)的相關(guān)研究設(shè)計
    3.2 樹形APUF結(jié)構(gòu)的設(shè)計
    3.3 帶有樹形防護的APUF的FPGA實現(xiàn)
    3.4 樹形APUF的建模攻擊分析
    3.5 本章小結(jié)
第四章 基于級聯(lián)弱PUF結(jié)構(gòu)的激勵預處理的抗建模攻擊設(shè)計
    4.1 激勵預處理結(jié)構(gòu)的相關(guān)研究設(shè)計
    4.2 級聯(lián)弱PUF預處理結(jié)構(gòu)設(shè)計
    4.3 基于級聯(lián)弱PUF的激勵預處理結(jié)構(gòu)的APUF的FPGA實現(xiàn)
    4.4 帶有級聯(lián)弱PUF的激勵預處理結(jié)構(gòu)的APUF抗建模攻擊分析
    4.5 本章小結(jié)
第五章 抗建模攻擊結(jié)構(gòu)指標分析及芯片版圖設(shè)計
    5.1 基于FPGA平臺的APUF實現(xiàn)及建模分析
        5.1.1 APUF的 FPGA實現(xiàn)
        5.1.2 關(guān)于APUF單元在FPGA內(nèi)部的不同例化方式對建模攻擊的影響分析
    5.2 基于FPGA平臺的帶有兩種防護結(jié)構(gòu)的APUF實現(xiàn)及建模攻擊
    5.3 芯片版圖設(shè)計
        5.3.1 芯片系統(tǒng)設(shè)計
        5.3.2 芯片版圖實現(xiàn)
        5.3.3 LVS和 DRC
        5.3.4 芯片版圖
    5.4 FPGA實驗結(jié)果對比
    5.5 本章小結(jié)
第六章 總結(jié)與展望
    6.1 總結(jié)
    6.2 展望
參考文獻
致謝
攻讀碩士學位期間發(fā)表的論文
附錄


【參考文獻】：
期刊論文
[1]物理不可克隆函數(shù)綜述[J]. 張紫楠,郭淵博.  計算機應用. 2012(11)



本文編號：3704734