本文關鍵詞：OpenSPARC T1處理器Cache的優(yōu)化研究

  更多相關文章： OpenSPARC T處理器 Cache抖動 空間鎖環(huán)

【摘要】：文章以OpenSPARC T1處理器為例,分析了片上多線程結構(chip multi-threading,CMT)處理器由于Cache抖動引發(fā)的緩存沖突等問題,通過引入空間鎖環(huán)機制,減少程序中循環(huán)體被替換出Cache的概率,降低Cache沖突,從而提高多線程處理器性能。結果表明,使用空間鎖環(huán)機制有效降低了緩存延遲和Cache的失效率。
【作者單位】： 合肥工業(yè)大學電子科學與應用物理學院;
【關鍵詞】： OpenSPARC T處理器 Cache抖動 空間鎖環(huán)
【基金】：國家自然科學基金資助項目(61106020) 合肥工業(yè)大學大學生創(chuàng)新性實驗計劃資助項目(201510359038)
【分類號】：TP332
【正文快照】： 近年來,UltraSPARC系列處理器已成為處理器新的發(fā)展方向。片上多線程結構(chipmulti-threading,CMT)處理器指具有支持多個硬件線程能力的一種處理器結構,且其處理器的內(nèi)核能夠維護各線程獨立的處理狀態(tài)并迅速切換線程,從而避免了把時間浪費在等待線程的響應上。實際上CMT是一

【相似文獻】

中國期刊全文數(shù)據(jù)庫 前10條

1 趙學梅,葉以正,李曉明,時銳;一種低功耗高性能的滑動Cache方案[J];計算機研究與發(fā)展;2004年11期

2 VioLin;高容量L2Cache=高性能嗎[J];電腦應用文萃;2004年10期

3 VioLin;電腦設備加速之Cache談[J];電腦應用文萃;2004年11期

4 杜紅燕,田興彥,田新華;一種新穎的軟件可控Cache優(yōu)化方法[J];計算機工程與應用;2005年21期

5 唐雙燕;楊云仙;劉偉;;IA-32CPU Cache的一種特殊應用[J];軟件導刊;2006年15期

6 楊君;李曦;仲力;周學海;;一種新型的嵌入式X路組相聯(lián)cache結構[J];中國科學技術大學學報;2007年02期

7 趙昊翔;;從程序員的角度看Cache[J];程序員;2008年09期

8 ;Dynamic cache resources allocation for energy efficiency[J];The Journal of China Universities of Posts and Telecommunications;2009年01期

9 黎玉琴;孫常慶;;多機系統(tǒng)中Cache一致性問題的研究與評價[J];計算機時代;2009年02期

10 郝玉艷;彭蔓蔓;;混合Cache的低功耗設計方案[J];計算機工程與應用;2009年20期

中國重要會議論文全文數(shù)據(jù)庫 前10條

1 所光;楊學軍;;雙核處理器性能最優(yōu)的共享Cache劃分[A];2008年全國開放式分布與并行計算機學術會議論文集(上冊)[C];2008年

2 石文強;倪曉強;金作霖;張民選;;Cache動態(tài)插入策略模型研究[A];第十五屆計算機工程與工藝年會暨第一屆微處理器技術論壇論文集（B輯）[C];2011年

3 汪騰;楊少軍;;一種高效的指令Cache的結構[A];中國聲學學會2001年青年學術會議[CYCA'01]論文集[C];2001年

4 張承義;郭維;周宏偉;;Cache漏流功耗的自適應優(yōu)化:動態(tài)容量調整[A];第十五屆計算機工程與工藝年會暨第一屆微處理器技術論壇論文集（B輯）[C];2011年

5 尹飛;吳磊;;基于功能覆蓋率驗證多核處理器中的Cache一致性協(xié)議[A];第十五屆計算機工程與工藝年會暨第一屆微處理器技術論壇論文集（A輯）[C];2011年

6 Zhang Xiang;Liu Yang;;A kind of Cache Engine Runing in Client[A];2012年計算機應用與系統(tǒng)建模國際會議論文集[C];2012年

7 雷廣玉;;使用超高速緩存cache提高并行速度[A];中國工程物理研究院科技年報（2000）[C];2000年

8 楊華;劉宏偉;崔剛;楊孝宗;;同時多線程D-cache的分配與安全[A];2006年全國開放式分布與并行計算學術會議論文集（一）[C];2006年

9 鄭啟龍;欒俊;房明;吳曉偉;;CCSim:基于Pin的CMP Cache訪問模擬器[A];2008年全國開放式分布與并行計算機學術會議論文集(下冊)[C];2008年

10 任靜;唐遇星;徐煒遐;;微處理器Cache體系結構級功耗模型研究[A];第十五屆計算機工程與工藝年會暨第一屆微處理器技術論壇論文集（A輯）[C];2011年

中國重要報紙全文數(shù)據(jù)庫 前10條

1 上海 李超;什么是Cache[N];電腦報;2001年

2 劉昌勇;小緩存里的大學問[N];中國電腦教育報;2004年

3 超頻者;K7-650（0015）最新實超報告[N];大眾科技報;2000年

4 ;阿萌小辭典[N];電腦報;2004年

5 中國計算機報測試實驗室 王炳晨;Duron抵京，，Thunderbird爭宏[N];中國計算機報;2000年

6 陳自文;CPU如何影響IA服務器的性能？[N];網(wǎng)絡世界;2000年

7 王軍;電腦運行速度為何變慢？[N];中國電腦教育報;2003年

8 小漁;電腦變慢之謎[N];中國電腦教育報;2004年

9 龍哥;軟件應用問答！[N];中國計算機報;2004年

10 ;速度跨過2GHz的Opteron[N];中國計算機報;2003年

中國博士學位論文全文數(shù)據(jù)庫 前10條

1 黃安文;面向延遲優(yōu)化的多核處理器Cache數(shù)據(jù)管理機制研究[D];國防科學技術大學;2013年

2 周宏偉;微處理器中Cache漏流功耗的體系結構級優(yōu)化技術研究[D];國防科學技術大學;2007年

3 田新華;面向性能優(yōu)化的壓縮cache技術研究[D];國防科學技術大學;2007年

4 陳黎明;嵌入式微處理器中動態(tài)可配置Cache結構的研究[D];華中科技大學;2009年

5 付雄;利用程序分析和優(yōu)化提高Cache性能[D];中國科學技術大學;2007年

6 賈小敏;多核處理器片上Cache訪問行為分析與優(yōu)化機制研究[D];國防科學技術大學;2011年

7 唐軼軒;面向多線程應用的Cache優(yōu)化策略及并行模擬研究[D];中國科學技術大學;2012年

8 項曉燕;體系結構級Cache功耗優(yōu)化技術研究[D];浙江大學;2013年

9 所光;面向科學計算應用的多核處理器Cache劃分策略研究[D];國防科學技術大學;2009年

10 晏沛湘;片上多核處理器二級Cache結構及資源管理技術研究[D];國防科學技術大學;2012年

中國碩士學位論文全文數(shù)據(jù)庫 前10條

1 舒晰;支持多媒體計算的可重構Cache研究與設計[D];湖南大學;2008年

2 楊向峰;一種32位DSP cache的設計與驗證技術研究[D];江南大學;2008年

3 蘇小昆;基于Tournament Caching的低功耗動態(tài)可重構Cache研究[D];湖南大學;2009年

4 郝玉艷;嵌入式系統(tǒng)中低功耗Cache的研究與設計[D];湖南大學;2009年

5 劉彬;基于路暫停方法的高性能低功耗Cache研究[D];湖南大學;2007年

6 彭方;路預測與可重構Cache的自適應低能耗算法研究[D];湖南大學;2008年

7 胡濤;面向存儲器完整性驗證的Cache設計[D];華中科技大學;2011年

8 劉清;嵌入式系統(tǒng)中低功耗可重構Cache的研究與設計[D];湖南大學;2012年

9 李冬妮;嵌入式系統(tǒng)中低功耗Cache的重構技術研究[D];湖南大學;2012年

10 趙鴻宇;基于FPGA的可定制片上系統(tǒng)研究平臺的設計與實現(xiàn)[D];浙江大學;2016年

本文編號：619344