本文關鍵詞：多核DSP中并發(fā)共享存儲與快速DMA結構設計與實現(xiàn)

  更多相關文章： DSP 共享存儲器 DMA 邏輯綜合

【摘要】：隨著DSP廣泛應用于嵌入式領域,單核DSP已經無法滿足大規(guī)模計算要求,這使得單核DSP逐漸地向多核DSP發(fā)展。如何為多核DSP快速供應數(shù)據(jù),是發(fā)展多核高性能DSP面臨著迫切需要解決的問題之一。針對這個問題,并發(fā)共享存儲器是發(fā)揮多核DSP運算性能的關鍵技術之一,同時將DMA移植到核內改變傳統(tǒng)的數(shù)據(jù)交互,大大地提高多核DSP的整體性能。X_DSP是我校自主設計一款高性能浮點多核DSP芯片。X_DSP中PSMC(Parallel Shared Memory)與IDMA(Internal Direct Memory Access)的設計是本課題的主要任務。根據(jù)X_DSP的設計要求,課題的主要工作內容有以下幾個方面:1、完成了PSMC部件的邏輯設計與實現(xiàn)。設計中圍繞著提高PSMC整體性能為目標,以改善多核之間通信帶來的延時。DSPxL2接口采用流水化技術,實現(xiàn)了連續(xù)讀、寫數(shù)據(jù)無阻塞,具有很高的數(shù)據(jù)吞吐率。對分體技術進行深入地研究,將PSMC中存儲體劃分多個Bank體。每個Bank體使用獨立的數(shù)據(jù)總線,并采用了連續(xù)編址和交叉編址的混合編址模式,降低了訪問沖突率。帶寬管理中,應用了“可配優(yōu)先級+時間片輪轉”策略保證了數(shù)據(jù)訪問的服務質量。同時采用“雙層鎖”結構進行保護存儲器,增強了共享存儲器與外部存儲器的安全性。2、完成了IDMA部件的邏輯設計與實現(xiàn)。設計中IDMA支持雙通道并發(fā)操作,采用“可配置優(yōu)先級+令牌輪轉”策略滿足了雙通道并發(fā)沖突訪問均衡性的要求,以及兼顧了其他請求訪問的公平性。針對通道控制器存在傳輸?shù)刂凡贿B續(xù)而導致傳輸慢的問題,本文提出了“基于分組+流水化”策略有效地提高傳輸速度。根據(jù)數(shù)據(jù)接口傳輸粒度不同,兩個通道的高速緩存采用不同的實現(xiàn)方式,有利于減少芯片面積的開銷。另外,對于寫高速緩存時,進行數(shù)據(jù)篩選,避免無效數(shù)據(jù)寫入高速緩存,減少緩存中的數(shù)據(jù)發(fā)生翻轉,降低了動態(tài)功耗的開銷。3、完成了PSMC部件和IDMA部件的驗證與邏輯綜合。驗證是保證邏輯設計的正確性,本文采用了層次化驗證方法,即模塊級驗證、部件級驗證和系統(tǒng)級驗證。應用了覆蓋率來保證每一層驗證的完備性�；�45納米標準單元庫,實現(xiàn)了PSMC部件和IDMA部件的邏輯綜合。針對邏輯綜合出現(xiàn)的關鍵路徑問題,通過調整流水站進行優(yōu)化,解決了時序違反問題。在保證時序滿足的前提條件下,調整綜合約束和綜合選項對面積進行反復優(yōu)化。優(yōu)化后PSMC總面積降低了23.60%,IDMA總面積降低了14.40%,同時滿足了PSMC在500MHz時鐘頻率下正常工作;IDMA在1GHz時鐘頻率下正常工作,課題設計達到了預期目標。
【關鍵詞】：DSP 共享存儲器 DMA 邏輯綜合
【學位授予單位】：國防科學技術大學
【學位級別】：碩士
【學位授予年份】：2014
【分類號】：TP333
，

本文編號：546010