通用串行總線(Universal Serial Bus，USB)憑借其價格低廉、使用簡單、協(xié)議靈活、接口標準化和易于端口擴展等優(yōu)點，迅速占領了計算機外設接口領域的統(tǒng)治地位，而且隨著USB技術的廣泛應用，在各種SoC系統(tǒng)中集成USB功能也成為一種必然趨勢，因此本文設計實現(xiàn)了USB2.0接口IP核。該設計綜合了對設計者兩方面能力的要求，ASIC體系設計的能力和通信協(xié)議理解分析的能力，除具有較強的理論研究意義，也具有較高的實踐價值。 隨著IP核的日益豐富，如何提高IP核的重用性，將不同的IP核有效地互連起來，快速搭建所需的SoC芯片，成為SoC設計領域的研究熱點。所以本論文首先對IP核的可重用技術進行了研究。介紹了三種不同的IP核(軟核、固核、硬核)以及開發(fā)不同IP核的流程，并且介紹了三種常用的片上總線(Core Connect、Advanced Microcontroller Bus Architecture Wishbone)。接著從USB2.0協(xié)議的星型體系結構、四種信息包(令牌包、數(shù)據(jù)包、握手包、特殊令牌包)的格式、四種傳輸方式(控制傳輸、同步傳輸、中斷傳輸、批量傳輸)、設備六種狀態(tài)...

【文章頁數(shù)】：82 頁

【學位級別】：碩士

【文章目錄】：
目錄
摘要
ABSTRACT
符號說明
第一章 緒論
    1.1 USB 發(fā)展現(xiàn)狀及特點
    1.2 開發(fā)的意義及主要工作
    1.3 論文結構
第二章 可復用 IP 核設計方法
    2.1 IP 核設計方法的基本概念
        2.1.1 IP 核的定義和分類
        2.1.2 可重用 IP 核的特點
    2.2 IP 核的開發(fā)流程
    2.3 片上總線協(xié)議規(guī)范
        2.3.1 Core Connect 總線
        2.3.2 AMBA 系列總線
        2.3.3 Wishbone總線
    2.4 總結
第三章 USB2.0 協(xié)議概述
    3.1 USB 通信體系結構
        3.1.1 系統(tǒng)結構
        3.1.2 數(shù)據(jù)流模型
        3.1.3 電氣特性
        3.1.4 USB 數(shù)據(jù)組織形式
    3.2 USB 包的類型
        3.2.1 令牌包
        3.2.2 數(shù)據(jù)包
        3.2.3 握手包
        3.2.4 特殊類型包
    3.3 USB 傳輸事務
        3.3.1 控制傳輸 (Control Transfer)
        3.3.2 同步傳輸 (Isochronous Transfer)
        3.3.3 中斷傳輸 (Interrupt Transfer)
        3.3.4 批量傳輸 (Bulk Transfer)
    3.4 USB 設備
        3.4.1 USB 系統(tǒng)配置
        3.4.2 USB 設備狀態(tài)
        3.4.3 描述符
第四章 USB2.0 設備接口的設計
    4.1 USB2.0 接口的總體設計
    4.2 收發(fā)器芯片
    4.3 UTMI 模塊
        4.3.1 UTMI 信號的時序
        4.3.2 事件的檢測與響應
    4.4 協(xié)議控制器模塊
    4.5 設備狀態(tài)寄存器模塊
    4.6 緩沖接口和仲裁器模塊
第五章 IP 核的仿真與綜合
    5.1    設備接口 IP 的功能仿真
        5.1.1 子模塊的功能仿真
        5.1.2 系統(tǒng)的功能仿真
    5.2 USB IP 核的綜合
        5.2.1 Design Compiler簡介
        5.2.2 綜合結果
第六章 結束語
參考文獻
致謝
攻讀碩士學位期間發(fā)表的學位論文
學位論文評閱及答辯情況表



本文編號：3963394