隨著光電經(jīng)緯儀數(shù)字化改造和航天需要,要求一種存儲(chǔ)速度高、容量大、體積小、可靠性高的存儲(chǔ)系統(tǒng),將事先采集的數(shù)據(jù)存儲(chǔ),然后進(jìn)行后續(xù)的處理。隨著數(shù)據(jù)采集技術(shù)的發(fā)展,采集的數(shù)據(jù)速度越來越高,容量越來越大,傳統(tǒng)的計(jì)算機(jī)存儲(chǔ)的方式受到帶寬和速度的限制,已經(jīng)很難再有很大突破。相反,非易失性存儲(chǔ)器隨著半導(dǎo)體的發(fā)展,其價(jià)格越來越低,容量越來越大,得到更多人的關(guān)注。 本文討論了Flash存儲(chǔ)陣列實(shí)現(xiàn)高速度,大容量的數(shù)據(jù)采集存儲(chǔ)方案。在深入理解Flash存儲(chǔ)器存儲(chǔ)數(shù)據(jù)的特點(diǎn)后,采用多片F(xiàn)lash交叉編程,并行工作的方法,以獲得較高的速度和較大存儲(chǔ)容量。整個(gè)系統(tǒng)以一片F(xiàn)PGA為控制核心,控制數(shù)據(jù)的讀寫等。數(shù)據(jù)采集完成之后,為了能夠分析處理,通過USB2.0將數(shù)據(jù)輸出到計(jì)算機(jī)。 本文首先分析了現(xiàn)代一些存儲(chǔ)系統(tǒng)的優(yōu)缺點(diǎn),在此基礎(chǔ)上提出了Flash陣列存儲(chǔ)的方案。給出了存儲(chǔ)系統(tǒng)硬件設(shè)計(jì)框圖,并對各硬件模塊進(jìn)行了設(shè)計(jì)。FPGA內(nèi)部時(shí)序設(shè)計(jì)是Flash陣列存儲(chǔ)的重點(diǎn),本文對Flash的擦除、讀、寫、無效塊識別、FPGA與USB的數(shù)據(jù)通信時(shí)序進(jìn)行了詳細(xì)分析和設(shè)計(jì)。然后對USB的固件程序和驅(qū)動(dòng)程序開發(fā)也做了設(shè)置。最后討論了...

【文章頁數(shù)】：60 頁

【學(xué)位級別】：碩士

【部分圖文】：

圖2.3KgWAG08UIA的封裝

圖2.3KgWAG08UIA的封裝3為KgwAG08ulA的封裝圖，其管腳信號的定義如下:~工/07:命令、地址。數(shù)據(jù)復(fù)用的8位工/O線。既作為數(shù)據(jù)的輸址、命令的輸入口。當(dāng)芯片的片選無效或者輸出無效時(shí)，工/0總線(ColnlnandLatChEnable):命令鎖存使能信號，輸入....

圖2.6DsgoeR286的封裝及內(nèi)部結(jié)構(gòu)

圖2.6DsgoeR286的封裝及內(nèi)部結(jié)構(gòu)針CameraLink接線端口及FPGA的主要連片將CameraLink接線端口傳輸?shù)?組LV數(shù)據(jù)信號和一個(gè)時(shí)鐘信號。O十RxINO+Rx0UTOO-RxlNO-RXOUTII+RXJNI+I-口Z+R義INI-DS90CR286Rx】N....

圖2.9FXZ數(shù)據(jù)傳輸原理圖

中斷與8051內(nèi)核通信。緩沖。端點(diǎn)就是一個(gè)充滿了總線上接收或保持傳輸字節(jié)的個(gè)64字節(jié)的端點(diǎn)緩沖區(qū)和一個(gè)可定義為不同端點(diǎn)方式的沖區(qū)被設(shè)計(jì)為EPO、EPllN和EPIOUT。4KB緩沖區(qū)則被定O和EPI是小端點(diǎn)，只能被CPU訪問，不能直接與外部邏S是大端點(diǎn)，可配置并且能夠滿足USB2....

圖2.11SN74LVTH162245芯片的封裝

FPGA管腳輸出的驅(qū)動(dòng)能力有的驅(qū)動(dòng)能力，我們選用了Tl公裝如圖2.11，內(nèi)部結(jié)構(gòu)如圖2飛Dl尺，，口‘:::IOE

本文編號：3929265