高性能層次并行流存儲(chǔ)系統(tǒng)研究與實(shí)現(xiàn)
【文章頁(yè)數(shù)】:69 頁(yè)
【學(xué)位級(jí)別】:碩士
【部分圖文】:
圖2.1流存儲(chǔ)系統(tǒng)總體結(jié)構(gòu)
對(duì)流處理器存儲(chǔ)系統(tǒng)的改進(jìn)是在原有存儲(chǔ)層次基礎(chǔ)之上進(jìn)行完善,通過(guò)盡可能開(kāi)發(fā)應(yīng)用中可利用的并行性和局域性實(shí)現(xiàn)的。根據(jù)處理器的特殊應(yīng)用環(huán)境,我們?cè)O(shè)計(jì)了由異構(gòu)處理器共享的二級(jí)緩存子系統(tǒng),并改進(jìn)了片外存儲(chǔ)層次,完善后的流存儲(chǔ)系統(tǒng)結(jié)構(gòu)如圖2.1所示。HOStCPUSlrea們以Pr0CeS....
圖2.35盯結(jié)構(gòu)川2.3.2共享二級(jí)緩存子系統(tǒng)設(shè)計(jì)
.2共享二級(jí)緩存子系統(tǒng)設(shè)計(jì)2.1二級(jí)緩存緩存(Level2Cache)設(shè)計(jì)成由標(biāo)量處理器與流處理器共享的形式,以充分利用標(biāo)量處理器與流處理器由于結(jié)構(gòu)和處理方式的不同,在訪存行為和存儲(chǔ)帶寬要較大差異,共享LZC設(shè)計(jì)既可提高處理器性能,又能自適應(yīng)地為不同的處理器間,有效利用存儲(chǔ)空間。....
圖2.5LZC流水線結(jié)構(gòu)
計(jì)LZC的主要目標(biāo)是減少處理器與片外存儲(chǔ)器的性能差距,這要求LZC具有率。對(duì)于傳統(tǒng)標(biāo)量處理器,增大Cache容量可以捕獲更多的數(shù)據(jù)空間和時(shí)間局高命中率。對(duì)于流處理器,提高Cache命中率可以采用數(shù)據(jù)預(yù)取技術(shù),開(kāi)發(fā)流式的特殊局域性。2.2預(yù)取緩存應(yīng)用具有特殊的存儲(chǔ)訪問(wèn)模式,根據(jù)[2....
圖2.7總線接口單元總體結(jié)構(gòu)
總線接口單元是芯片與外部總線的接口,負(fù)責(zé)將芯片內(nèi)部對(duì)DDR的訪問(wèn)請(qǐng)求轉(zhuǎn)換成對(duì)片外總線的請(qǐng)求信號(hào)。這里,BIU屬于共享二級(jí)緩存子系統(tǒng)的組成部分。它的總體結(jié)構(gòu)如圖2.7所示,主要包括三個(gè)模塊:請(qǐng)求管理隊(duì)列、總線主設(shè)備和返回?cái)?shù)據(jù)隊(duì)列。戛戛....
本文編號(hào):3909898
本文鏈接:http://www.sikaile.net/kejilunwen/jisuanjikexuelunwen/3909898.html