天堂国产午夜亚洲专区-少妇人妻综合久久蜜臀-国产成人户外露出视频在线-国产91传媒一区二区三区

高性能層次并行流存儲(chǔ)系統(tǒng)研究與實(shí)現(xiàn)

發(fā)布時(shí)間:2024-02-25 02:01
  X64是國(guó)防科學(xué)技術(shù)大學(xué)設(shè)計(jì)并實(shí)現(xiàn)的一款流處理器,它在保持靈活的可編程性同時(shí),努力減少與固定功能處理器計(jì)算性能與功效的差距。X64采用了不同于向量處理器的VLIW和SIMD結(jié)構(gòu),集成了大量計(jì)算單元以滿足媒體應(yīng)用對(duì)計(jì)算性能的要求,同時(shí)采用了針對(duì)性的三級(jí)存儲(chǔ)層次結(jié)構(gòu),充分開(kāi)發(fā)流應(yīng)用的特殊數(shù)據(jù)局域性,降低了對(duì)片外存儲(chǔ)器的帶寬要求。測(cè)試表明,相對(duì)傳統(tǒng)可編程處理器,X64流處理器體系結(jié)構(gòu)具有很高的計(jì)算性能和較低的功耗,可擴(kuò)展能力高。 本論文以X64流處理器體系結(jié)構(gòu)為基礎(chǔ),著重研究流處理器中存儲(chǔ)系統(tǒng)的設(shè)計(jì)和完善方法,目標(biāo)是通過(guò)提高存儲(chǔ)系統(tǒng)的效率使流處理器適用于科學(xué)計(jì)算等更廣的應(yīng)用范圍。論文中對(duì)X64的三級(jí)存儲(chǔ)層次結(jié)構(gòu)的優(yōu)點(diǎn)和不足進(jìn)行分析,論證了改進(jìn)流存儲(chǔ)層次結(jié)構(gòu)的必要性和可行性。針對(duì)流應(yīng)用中各種可用的并行性和局域性,我們?cè)O(shè)計(jì)并實(shí)現(xiàn)了由異構(gòu)處理器共享的二級(jí)緩存子系統(tǒng),并對(duì)片外存儲(chǔ)層次進(jìn)行改進(jìn),完善了原有的存儲(chǔ)層次結(jié)構(gòu)。為保證正確性和可靠性,我們?cè)谠O(shè)計(jì)的各階段及各集成層次上對(duì)流存儲(chǔ)系統(tǒng)進(jìn)行了充分的驗(yàn)證。論文中還詳細(xì)描述了對(duì)層次并行流存儲(chǔ)系統(tǒng)的性能進(jìn)行評(píng)測(cè)的方法和過(guò)程,根據(jù)評(píng)測(cè)結(jié)果分析了設(shè)計(jì)的合理性和高...

【文章頁(yè)數(shù)】:69 頁(yè)

【學(xué)位級(jí)別】:碩士

【部分圖文】:

圖2.1流存儲(chǔ)系統(tǒng)總體結(jié)構(gòu)

圖2.1流存儲(chǔ)系統(tǒng)總體結(jié)構(gòu)

對(duì)流處理器存儲(chǔ)系統(tǒng)的改進(jìn)是在原有存儲(chǔ)層次基礎(chǔ)之上進(jìn)行完善,通過(guò)盡可能開(kāi)發(fā)應(yīng)用中可利用的并行性和局域性實(shí)現(xiàn)的。根據(jù)處理器的特殊應(yīng)用環(huán)境,我們?cè)O(shè)計(jì)了由異構(gòu)處理器共享的二級(jí)緩存子系統(tǒng),并改進(jìn)了片外存儲(chǔ)層次,完善后的流存儲(chǔ)系統(tǒng)結(jié)構(gòu)如圖2.1所示。HOStCPUSlrea們以Pr0CeS....


圖2.35盯結(jié)構(gòu)川2.3.2共享二級(jí)緩存子系統(tǒng)設(shè)計(jì)

圖2.35盯結(jié)構(gòu)川2.3.2共享二級(jí)緩存子系統(tǒng)設(shè)計(jì)

.2共享二級(jí)緩存子系統(tǒng)設(shè)計(jì)2.1二級(jí)緩存緩存(Level2Cache)設(shè)計(jì)成由標(biāo)量處理器與流處理器共享的形式,以充分利用標(biāo)量處理器與流處理器由于結(jié)構(gòu)和處理方式的不同,在訪存行為和存儲(chǔ)帶寬要較大差異,共享LZC設(shè)計(jì)既可提高處理器性能,又能自適應(yīng)地為不同的處理器間,有效利用存儲(chǔ)空間。....


圖2.5LZC流水線結(jié)構(gòu)

圖2.5LZC流水線結(jié)構(gòu)

計(jì)LZC的主要目標(biāo)是減少處理器與片外存儲(chǔ)器的性能差距,這要求LZC具有率。對(duì)于傳統(tǒng)標(biāo)量處理器,增大Cache容量可以捕獲更多的數(shù)據(jù)空間和時(shí)間局高命中率。對(duì)于流處理器,提高Cache命中率可以采用數(shù)據(jù)預(yù)取技術(shù),開(kāi)發(fā)流式的特殊局域性。2.2預(yù)取緩存應(yīng)用具有特殊的存儲(chǔ)訪問(wèn)模式,根據(jù)[2....


圖2.7總線接口單元總體結(jié)構(gòu)

圖2.7總線接口單元總體結(jié)構(gòu)

總線接口單元是芯片與外部總線的接口,負(fù)責(zé)將芯片內(nèi)部對(duì)DDR的訪問(wèn)請(qǐng)求轉(zhuǎn)換成對(duì)片外總線的請(qǐng)求信號(hào)。這里,BIU屬于共享二級(jí)緩存子系統(tǒng)的組成部分。它的總體結(jié)構(gòu)如圖2.7所示,主要包括三個(gè)模塊:請(qǐng)求管理隊(duì)列、總線主設(shè)備和返回?cái)?shù)據(jù)隊(duì)列。戛戛....



本文編號(hào):3909898

資料下載
論文發(fā)表

本文鏈接:http://www.sikaile.net/kejilunwen/jisuanjikexuelunwen/3909898.html


Copyright(c)文論論文網(wǎng)All Rights Reserved | 網(wǎng)站地圖 |

版權(quán)申明:資料由用戶(hù)216de***提供,本站僅收錄摘要或目錄,作者需要?jiǎng)h除請(qǐng)E-mail郵箱bigeng88@qq.com