存儲(chǔ)器是電路中必不可少的一部分。近幾年來(lái),傳統(tǒng)CMOS電路中存儲(chǔ)器已經(jīng)遇到了物理極限�；趬嚎卮鸥飨虍愋源磐ǖ澜Y(jié)(VCMA-MTJ)的磁阻存儲(chǔ)器(MRAM)與傳統(tǒng)的存儲(chǔ)器相比具有更小的面積,更快的速度和更低的功耗,是一種可以替代現(xiàn)有傳統(tǒng)存儲(chǔ)器的有前景的新型存儲(chǔ)器。作為一種新型的器件,必須有適合的外圍電路進(jìn)行配合才能夠進(jìn)行正常的讀寫(xiě)操作。本文的工作主要著重于VCMA-MTJ磁阻存儲(chǔ)器的架構(gòu)和外圍電路的研究。首先,本文比較了現(xiàn)有的幾種新型存儲(chǔ)器和磁阻存儲(chǔ)器的特性,闡述了磁阻存儲(chǔ)器的優(yōu)缺點(diǎn)。介紹了本文采用的VCMA--MTJ存儲(chǔ)器件的工作原理,并基于VCMA-MTJ的物理特性設(shè)計(jì)三端存儲(chǔ)單元,在該存儲(chǔ)單元的基礎(chǔ)上建立1Mb容量的整體電路。介紹了外圍電路中各個(gè)輸入輸出端口的功能,簡(jiǎn)單分析了基本的讀寫(xiě)時(shí)序。其次,本文設(shè)計(jì)并優(yōu)化了電路的讀寫(xiě)電路。針對(duì)VCMA-MTJ的存儲(chǔ)特性,設(shè)計(jì)了帶有預(yù)讀取的寫(xiě)入過(guò)程,用來(lái)降低數(shù)據(jù)的誤寫(xiě)入。使用邏輯努力對(duì)地址譯碼電路進(jìn)行優(yōu)化,即增大了電路的驅(qū)動(dòng)能力,又提高了電路的驅(qū)動(dòng)能力。在讀過(guò)程中,設(shè)計(jì)了外部編程控制的位線復(fù)位電路,用來(lái)降低誤寫(xiě)入并提高電路讀出時(shí)的工作頻率。同...

【文章頁(yè)數(shù)】：90 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
ABSTRACT
符號(hào)對(duì)照表
縮略語(yǔ)對(duì)照表
第一章 緒論
    1.1 課題背景及意義
    1.2 新型存儲(chǔ)器的發(fā)展現(xiàn)狀
    1.3 國(guó)內(nèi)外的研究現(xiàn)狀
    1.4 本文的內(nèi)容和結(jié)構(gòu)
第二章 磁存儲(chǔ)器中的存儲(chǔ)單元和存儲(chǔ)器架構(gòu)
    2.1 自旋電子器件
    2.2 壓控磁各項(xiàng)異性磁通道結(jié)存儲(chǔ)器件
    2.3 VCMA-MTJ存儲(chǔ)單元
    2.4 IMb存儲(chǔ)電路的基本架構(gòu)
        2.4.1 1Mb電路的端口和架構(gòu)
        2.4.2 64Kb電路的架構(gòu)和基本時(shí)序
    2.5 本章小結(jié)
第三章 MRAM的讀寫(xiě)電路
    3.1 寫(xiě)入過(guò)程及寫(xiě)入電路的設(shè)計(jì)
        3.1.1 帶有預(yù)讀取過(guò)程的寫(xiě)入過(guò)程
        3.1.2 帶有預(yù)讀取過(guò)程的寫(xiě)入過(guò)程
        3.1.3 寫(xiě)入過(guò)程的仿真
    3.2 地址選擇輸入的邏輯努力
        3.2.1 邏輯努力
        3.2.2 譯碼電路的優(yōu)化
    3.3 可編程的位線復(fù)位技術(shù)
    3.4 本章小結(jié)
第四章 靈敏放大器的優(yōu)化
    4.1 傳統(tǒng)的靈敏放大器
        4.1.1 電流鏡靈敏放大器
        4.1.2 交叉耦合型靈敏放大器
    4.2 鎖存型靈敏放大器
    4.3 雙尾靈敏放大器
        4.3.0 傳統(tǒng)雙尾靈敏放大器
        4.3.1 改進(jìn)的雙尾靈敏放大器
        4.3.2 雙尾靈敏放大器進(jìn)行仿真
    4.4 本章小結(jié)
第五章 應(yīng)用于測(cè)試的冗余結(jié)構(gòu)
    5.1 寫(xiě)入脈沖寬度的控制
        5.1.1 通過(guò)外加電壓的大小控制脈沖寬度
        5.1.2 通過(guò)外部編程的方式來(lái)調(diào)控脈沖寬度
    5.2 不同輸入輸出端口對(duì)電路性能的影響
        5.2.2 寫(xiě)入時(shí)不同線路輸入的實(shí)現(xiàn)
        5.2.3 讀出時(shí)不同線路輸出的實(shí)現(xiàn)
    5.3 本章小結(jié)
第六章 仿真
    6.1 外部信號(hào)說(shuō)明
    6.2 電路整體仿真
    6.3 電路工作頻率分析
    6.4 本章小結(jié)
第七章 總結(jié)與展望
    7.1 全文總結(jié)
    7.2 展望
參考文獻(xiàn)
致謝
作考簡(jiǎn)介



本文編號(hào)：3860526