本文關(guān)鍵詞：基于以太網(wǎng)控制器的固態(tài)存儲陣列設(shè)計與研究，由筆耕文化傳播整理發(fā)布。

【摘要】：固態(tài)存儲是基于傳統(tǒng)機械式存儲結(jié)構(gòu)發(fā)展而來的技術(shù)。它是一種新型的快速存儲技術(shù)，單通道具有最高40Mb/s的讀寫速度，不僅很好的兼容了傳統(tǒng)機械結(jié)構(gòu)硬盤的主要技術(shù)特征，并且在使用壽命，安全可靠性和成本方面都有很顯著的提升。隨著電子工業(yè)技術(shù)和應(yīng)用的發(fā)展，固態(tài)存儲技術(shù)將會廣泛應(yīng)用于數(shù)據(jù)安全存儲，大數(shù)據(jù)分析等方向。 本文的主要完成了基于以太網(wǎng)控制器的固態(tài)存儲陣列設(shè)計與研究。即將千兆以太網(wǎng)控制器作為系統(tǒng)控制中心，接收PC端的數(shù)據(jù)和指令進行預(yù)處理，按照配置要求進行固態(tài)存儲陣列的測試及讀取操作。 論文首先對以太網(wǎng)控制器標(biāo)準(zhǔn)和固態(tài)存儲應(yīng)用技術(shù)進行了背景介紹及研究。分析當(dāng)今主流的固態(tài)存儲介質(zhì)，類型以及控制方式；其中重點介紹了NAND FLASH作為存儲介質(zhì)的性能，控制方式，以及存儲校驗技術(shù)。此外還介紹了千兆以太網(wǎng)控制器的基本原理以及如何實現(xiàn)數(shù)據(jù)傳輸功能。在系統(tǒng)仿真時，使用VHDL語言和C語言，在Visual DSP++5.0和Xilinx ISE14.5環(huán)境下設(shè)計和驗證了各個模塊功能，實現(xiàn)了千兆以太網(wǎng)控制器的通信協(xié)議，NAND FLASH固態(tài)存儲陣列讀寫與校驗。該系統(tǒng)中千兆以太網(wǎng)控制器支持ARP協(xié)議以及UDP協(xié)議，系統(tǒng)時鐘為125MHz；NAND FLASH控制器支持多通道并行讀寫，其讀寫時鐘為20MHz。最終該系統(tǒng)在電腦上利用網(wǎng)絡(luò)調(diào)試助手成功的通過千兆以太網(wǎng)控制器對固態(tài)存儲陣列進行了讀寫測試操作，，到達(dá)了系統(tǒng)功能的指標(biāo)要求。
【關(guān)鍵詞】：固態(tài)存儲 千兆以太網(wǎng) 數(shù)據(jù)傳輸 NAND Flash
【學(xué)位授予單位】：北京理工大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2014
【分類號】：TP333
【目錄】：

• 摘要5-6
• Abstract6-9
• 第1章 緒論9-14
• 1.1 固態(tài)存儲技術(shù)的研究目的和意義9-10
• 1.2 固態(tài)存儲技術(shù)的國內(nèi)外研究現(xiàn)狀10-12
• 1.2.1 國外固態(tài)存儲技術(shù)研究現(xiàn)狀10-11
• 1.2.2 國內(nèi)固態(tài)存儲技術(shù)研究現(xiàn)狀11-12
• 1.3 固態(tài)存儲技術(shù)的發(fā)展趨勢12-13
• 1.4 文章內(nèi)容安排13-14
• 第2章 NAND Flash 存儲陣列與千兆以太網(wǎng)技術(shù)原理14-29
• 2.1 NAND Flash 存儲陣列技術(shù)原理14-20
• 2.1.1 Flash 存儲器的結(jié)構(gòu)與工作原理14-17
• 2.1.2 Flash 芯片類型及比較17-18
• 2.1.3 NAND Flash 芯片性能及讀寫原理18-20
• 2.2 千兆以太網(wǎng)技術(shù)原理20-29
• 2.2.1 千兆以太網(wǎng)控制器基本原理20-21
• 2.2.2 TCP/IP 技術(shù)協(xié)議及規(guī)范21-24
• 2.2.3 UDP 傳輸協(xié)議24-26
• 2.2.4 ARP 技術(shù)協(xié)議26-29
• 第3章 硬件系統(tǒng)的分析與設(shè)計29-53
• 3.1 系統(tǒng)整體結(jié)構(gòu)分析29
• 3.2 NAND Flash 芯片選型與設(shè)計29-34
• 3.2.1 NAND Flash 芯片選型29-33
• 3.2.2 NAND Flash 原理圖設(shè)計33-34
• 3.3 FPGA 芯片的分析和設(shè)計34-39
• 3.3.1 FPGA 芯片基本原理34-36
• 3.3.2 FPGA 選型與分析36-38
• 3.3.3 FPGA 芯片原理圖設(shè)計38-39
• 3.4 DSP 芯片設(shè)計與分析39-45
• 3.4.1 DSP 芯片選型39-43
• 3.4.2 DSP 芯片原理圖設(shè)計43-45
• 3.5 PHY 芯片選型與設(shè)計分析45-49
• 3.5.1 千兆 PHY 芯片選型45-48
• 3.5.2 千兆 PHY 芯片原理圖設(shè)計48-49
• 3.6 電源模塊設(shè)計49-50
• 3.7 系統(tǒng) PCB 設(shè)計50-53
• 第4章 固態(tài)存儲系統(tǒng)的設(shè)計與驗證53-63
• 4.1 上位機程序設(shè)計53-54
• 4.2 FPGA 的千兆以太網(wǎng)軟件配置和數(shù)據(jù)通信54-57
• 4.3 FPGA 的 NAND Flash 控制器設(shè)計與驗證57-60
• 4.4 TS101 與 FPGA 之間的數(shù)據(jù)通信60-63
• 第5章 結(jié)論63-64
• 參考文獻(xiàn)64-66
• 致謝66

【參考文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前8條

1 王芳,李恪,蘇林,耿立紅;空間太陽望遠(yuǎn)鏡的星載固態(tài)存儲器研制[J];電子學(xué)報;2004年03期

2 劉瑞;黃魯;陳楠;;基于Flash的高速大容量固態(tài)存儲系統(tǒng)設(shè)計[J];測控技術(shù);2009年04期

3 劉景寧;謝黎明;馮丹;呂滿;;對象存儲設(shè)備端數(shù)據(jù)管理策略研究[J];計算機研究與發(fā)展;2010年10期

4 陸浩;王振占;;高速大容量固態(tài)存儲器設(shè)計[J];計算機工程;2011年15期

5 華斌;黃杰文;周章倫;孫建濤;張平;;基于FPGA的高速大容量固態(tài)存儲設(shè)備數(shù)據(jù)ECC的設(shè)計與實現(xiàn)[J];科學(xué)技術(shù)與工程;2010年18期

6 陳卓;熊勁;馬燦;;基于SSD的機群文件系統(tǒng)元數(shù)據(jù)存儲系統(tǒng)[J];計算機研究與發(fā)展;2012年S1期

7 楊濮源;金培權(quán);岳麗華;;一種時間敏感的SSD和HDD高效混合存儲模型[J];計算機學(xué)報;2012年11期

8 王江峰;蘇建;;基于SOPC的固態(tài)存儲硬盤的設(shè)計與實現(xiàn)[J];計算機工程與設(shè)計;2010年24期

  本文關(guān)鍵詞：基于以太網(wǎng)控制器的固態(tài)存儲陣列設(shè)計與研究，由筆耕文化傳播整理發(fā)布。

本文編號：375022