伴隨著物理、材料學(xué)、工程設(shè)計(jì)技術(shù)等方面的高速發(fā)展以及相互交融,人們通過(guò)跨學(xué)科的合作,使得集成電路中的最小尺寸不斷打破原有工藝上種種因素造成的限制,讓集成電路的規(guī)模變的越來(lái)越大。特別地,在現(xiàn)代集成電路中,存儲(chǔ)器電路所占有的比重相對(duì)較大。而在存儲(chǔ)器電路中,由于靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)具有著不需要刷新、速度較快以及使用方便的突出特點(diǎn),其占據(jù)著重要地位�，F(xiàn)今,伴隨著工藝的進(jìn)步,SRAM獲得了飛速的發(fā)展。工藝尺寸的減小雖然對(duì)SRAM的使用范圍的擴(kuò)大有著好處,但是也對(duì)SRAM性能的要求愈加的嚴(yán)格。這其中,又以SRAM的速度,功耗和穩(wěn)定性為重中之重。因此,設(shè)計(jì)人員在設(shè)計(jì)SRAM時(shí),需要考慮各種因素。為了解決在先進(jìn)工藝下,設(shè)計(jì)出能夠滿足高性能的要求的同時(shí),盡量降低SRAM功耗的問題,基于工程項(xiàng)目需求,本文首先從國(guó)內(nèi)外SRAM的發(fā)展背景和研究現(xiàn)狀的綜述出發(fā),結(jié)合了當(dāng)今SRAM發(fā)展趨勢(shì)的解決方法,設(shè)計(jì)一款采取了FinFET工藝的具有高性能低功耗的全定制35*2048 SRAM。本文具體工作是完成了以下設(shè)計(jì):存儲(chǔ)單元陣列布局,靈敏放大器及預(yù)充電路設(shè)計(jì),地址譯碼電路設(shè)計(jì),ELAT電路設(shè)計(jì),讀寫電路設(shè)計(jì),冗余...

【文章頁(yè)數(shù)】：64 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
abstract
第一章 緒論
    1.1 課題研究背景與意義
    1.2 存儲(chǔ)器的發(fā)展趨勢(shì)
        1.2.1 高性能方向設(shè)計(jì)
        1.2.2 低功耗方向設(shè)計(jì)
    1.3 國(guó)內(nèi)外的研究現(xiàn)狀
    1.4 本文的主要內(nèi)容與組織結(jié)構(gòu)
第二章 SRAM存儲(chǔ)器的基本原理
    2.1 SRAM結(jié)構(gòu)
    2.2 SRAM基本工作原理
    2.3 SRAM存儲(chǔ)單元
        2.3.1 傳統(tǒng)6T存儲(chǔ)單元工作原理
        2.3.2 SRAM存儲(chǔ)單元靜態(tài)容限
    2.4 存儲(chǔ)陣列
        2.4.1 大容量存儲(chǔ)陣列布局
        2.4.2 小容量存儲(chǔ)陣列布局
    2.5 靈敏放大器
        2.5.1 差分電流鏡型靈敏放大器
        2.5.2 交叉耦合型靈敏放大器
        2.5.3 鎖存型靈敏放大器
    2.6 預(yù)充電路
    2.7 譯碼電路
        2.7.1 靜態(tài)CMOS電路
        2.7.2 動(dòng)態(tài)邏輯電路
    2.8 本章小結(jié)
第三章 高性能低功耗35*2048 SRAM設(shè)計(jì)
    3.1 存儲(chǔ)單元陣列布局
    3.2 外部控制概述
    3.3 靈敏放大器及預(yù)充電路設(shè)計(jì)
    3.4 讀寫電路
    3.5 地址譯碼電路設(shè)計(jì)
    3.6 ELAT電路設(shè)計(jì)
    3.7 自測(cè)試和存儲(chǔ)器冗余設(shè)計(jì)
    3.8 整體版圖架構(gòu)
    3.9 本章小結(jié)
第四章 SRAM仿真驗(yàn)證
    4.1 靈敏放大器時(shí)序仿真驗(yàn)證
    4.2 ELAT時(shí)序仿真驗(yàn)證
    4.3 整體電路時(shí)序仿真驗(yàn)證
    4.4 整體電路功耗仿真
    4.5 本章小結(jié)
第五章 總結(jié)與展望
    5.1 總結(jié)
    5.2 展望
致謝
參考文獻(xiàn)



本文編號(hào)：3745528