基于SystemVerilog語言的同步/異步存儲控制器的驗證
發(fā)布時間:2023-02-13 14:52
隨著集成電路技術(shù)的發(fā)展,芯片的尺寸在逐漸縮小,然而其復(fù)雜度和功能在不斷的增加,加之芯片的市場需求也在增大,這使芯片的功能驗證工作面臨著巨大的壓力和挑戰(zhàn)。目前業(yè)界普遍存在的問題是芯片首次流片的成功率低和芯片的開發(fā)周期較長。首次流片的失敗往往是因為功能驗證不完備導(dǎo)致設(shè)計存在功能缺陷,開發(fā)周期較長是因為驗證所花費的時間在不斷增加。針對上述問題,如何搭建一個高效率、高可靠性、可重用的驗證環(huán)境并且通過分析覆蓋率和加入斷言來完善驗證工作成為了本文的重點。本文從功能驗證方法基礎(chǔ)學(xué)習(xí)出發(fā),對EBIU(External Bus Interface Unit)模塊進行功能驗證。首先,論文介紹了EBIU的基本結(jié)構(gòu)和功能,EBIU實際上是一種外部存儲器接口,功能和存儲器接口相同。在充分了解EBIU設(shè)計規(guī)范的基礎(chǔ)上提取了功能測試點,搭建了針對EBIU功能驗證的驗證平臺。然后,論文詳細說明了EBIU功能驗證過程,其中包括驗證環(huán)境的建立和驗證平臺各部分的功能以及實現(xiàn)方式;闡述了帶約束隨機激勵的生成以及斷言的使用;分析了驗證環(huán)境中數(shù)據(jù)的自動比對以及覆蓋率統(tǒng)計模型的搭建;討論了如何將功能覆蓋率、斷言和傳統(tǒng)的驗證方法有效...
【文章頁數(shù)】:87 頁
【學(xué)位級別】:碩士
【文章目錄】:
致謝
摘要
ABSTRACT
序言
1 引言
1.1 課題背景與研究意義
1.2 國內(nèi)外研究現(xiàn)狀
1.3 論文的設(shè)計指標
1.4 論文的主要工作
1.5 研究內(nèi)容與章節(jié)安排
2 驗證技術(shù)和驗證方法
2.1 常用的驗證技術(shù)
2.1.1 動態(tài)驗證
2.1.2 靜態(tài)驗證
2.2 功能驗證流程
2.3 驗證方法及原理
2.3.1 SystemVerilog語言簡介
2.3.2 隨機化驗證
2.3.3 覆蓋率驅(qū)動驗證
2.3.4 基于斷言的驗證
2.3.5 Synopsys VCS 工具簡介
2.4 本章小結(jié)
3 EBIU結(jié)構(gòu)和工作原理
3.1 EBIU簡介
3.1.1 EBIU結(jié)構(gòu)功能
3.1.2 EBIU模塊接口
3.1.3 外部地址映射
3.1.4 錯誤檢查機制
3.1.5 總線請求與許可
3.2 AHB總線協(xié)議
3.2.1 AHB總線的結(jié)構(gòu)
3.2.2 AHB總線的基本信號
3.2.3 AHB總線數(shù)據(jù)傳輸
3.3 常用存儲器簡介
3.3.1 SRAM
3.3.2 SDRAM
3.4 本章小節(jié)
4 EBIU模塊的功能驗證
4.1 驗證功能點提取
4.2 VCS仿真腳本的編寫
4.3 驗證平臺結(jié)構(gòu)
4.3.1 傳統(tǒng)的驗證平臺結(jié)構(gòu)
4.3.2 高效率層次化的驗證平臺結(jié)構(gòu)
4.4 關(guān)鍵驗證技術(shù)與驗證步驟
4.4.1 約束隨機化激勵生成
4.4.2 功能覆蓋率模型建立
4.4.3 斷言的使用
4.4.4 數(shù)據(jù)的自動比對
4.4.5 驗證步驟與實現(xiàn)
4.5 本章小結(jié)
5 仿真結(jié)果分析
5.1 EBIU基本功能測試
5.1.1 寄存器讀寫訪問測試
5.1.2 SRAM讀寫訪問測試
5.1.3 SDRAM讀寫訪問測試
5.1.4 SDRAM Self-Refreash(自刷新)測試
5.1.5 從機響應(yīng)測試
5.1.6 總線訪問與許可測試
5.2 功能覆蓋率報告分析
5.3 代碼覆蓋率報告分析
5.4 斷言覆蓋率報告分析
5.5 本章小結(jié)
6 結(jié)論
參考文獻
作者簡歷
學(xué)位論文數(shù)據(jù)集
本文編號:3741927
【文章頁數(shù)】:87 頁
【學(xué)位級別】:碩士
【文章目錄】:
致謝
摘要
ABSTRACT
序言
1 引言
1.1 課題背景與研究意義
1.2 國內(nèi)外研究現(xiàn)狀
1.3 論文的設(shè)計指標
1.4 論文的主要工作
1.5 研究內(nèi)容與章節(jié)安排
2 驗證技術(shù)和驗證方法
2.1 常用的驗證技術(shù)
2.1.1 動態(tài)驗證
2.1.2 靜態(tài)驗證
2.2 功能驗證流程
2.3 驗證方法及原理
2.3.1 SystemVerilog語言簡介
2.3.2 隨機化驗證
2.3.3 覆蓋率驅(qū)動驗證
2.3.4 基于斷言的驗證
2.3.5 Synopsys VCS 工具簡介
2.4 本章小結(jié)
3 EBIU結(jié)構(gòu)和工作原理
3.1 EBIU簡介
3.1.1 EBIU結(jié)構(gòu)功能
3.1.2 EBIU模塊接口
3.1.3 外部地址映射
3.1.4 錯誤檢查機制
3.1.5 總線請求與許可
3.2 AHB總線協(xié)議
3.2.1 AHB總線的結(jié)構(gòu)
3.2.2 AHB總線的基本信號
3.2.3 AHB總線數(shù)據(jù)傳輸
3.3 常用存儲器簡介
3.3.1 SRAM
3.3.2 SDRAM
3.4 本章小節(jié)
4 EBIU模塊的功能驗證
4.1 驗證功能點提取
4.2 VCS仿真腳本的編寫
4.3 驗證平臺結(jié)構(gòu)
4.3.1 傳統(tǒng)的驗證平臺結(jié)構(gòu)
4.3.2 高效率層次化的驗證平臺結(jié)構(gòu)
4.4 關(guān)鍵驗證技術(shù)與驗證步驟
4.4.1 約束隨機化激勵生成
4.4.2 功能覆蓋率模型建立
4.4.3 斷言的使用
4.4.4 數(shù)據(jù)的自動比對
4.4.5 驗證步驟與實現(xiàn)
4.5 本章小結(jié)
5 仿真結(jié)果分析
5.1 EBIU基本功能測試
5.1.1 寄存器讀寫訪問測試
5.1.2 SRAM讀寫訪問測試
5.1.3 SDRAM讀寫訪問測試
5.1.4 SDRAM Self-Refreash(自刷新)測試
5.1.5 從機響應(yīng)測試
5.1.6 總線訪問與許可測試
5.2 功能覆蓋率報告分析
5.3 代碼覆蓋率報告分析
5.4 斷言覆蓋率報告分析
5.5 本章小結(jié)
6 結(jié)論
參考文獻
作者簡歷
學(xué)位論文數(shù)據(jù)集
本文編號:3741927
本文鏈接:http://www.sikaile.net/kejilunwen/jisuanjikexuelunwen/3741927.html
最近更新
教材專著