集成電路工藝尺寸逐漸發(fā)展到深亞微米領(lǐng)域,使得存儲器的存儲節(jié)點更容易受到空間輻射粒子的影響,其存儲數(shù)據(jù)更加容易發(fā)生翻轉(zhuǎn)。存儲器單元尺寸的減少,使得在同一塊晶元上可以放置更多的存儲單元,相臨存儲單元間的距離隨著存儲單元密度的增加而降低,大大增加了因單粒子事件而引起多位翻轉(zhuǎn)的幾率,由于高能輻射粒子的性質(zhì),相鄰兩位錯誤發(fā)生的概率相比其他多位翻轉(zhuǎn)的概率要大得多,因此本文主要目的是使用盡可能小的譯碼開銷實現(xiàn)糾正相鄰雙的錯誤。本文對線性分組碼的數(shù)學(xué)理論基礎(chǔ)以及譯碼原理進(jìn)行了討論,并基于線性分組碼原理,分析了目前主要應(yīng)用的線性分組碼優(yōu)劣性。通過線性分組碼的理論,可得知線性分組碼的糾錯性能主要體現(xiàn)在其校驗矩陣,也就是校驗矩陣決定了編碼的糾錯能力。因此,提出了單錯誤糾正,雙錯誤檢測,相鄰兩位錯誤糾正碼（SEC-DED-DAEC）的搜索校驗矩陣算法,主要是通過貪婪算法的核心思想來搜索校驗矩陣。針對于糾錯編碼加固存儲器的方法,提出了通過數(shù)學(xué)推導(dǎo)和算法的改進(jìn)來縮小校驗矩陣的搜索空間的方法,針對于信息位為16位,32位以及64位字長的存儲器找到了滿足該糾正碼要求的最優(yōu)校驗矩陣,減少了非相鄰錯誤的誤糾錯率。根據(jù)所得... 

【文章頁數(shù)】：64 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
Abstract
第1章 緒論
    1.1 課題背景及研究的目的和意義
    1.2 空間輻射環(huán)境
    1.3 空間輻射對存儲器的影響
    1.4 國內(nèi)外集成電路抗輻射加固研究情況
    1.5 存儲器加固的方法
        1.5.1 ECC編碼技術(shù)
        1.5.2 使用特殊工藝
        1.5.3 物理冗余
        1.5.4 版圖改進(jìn)技術(shù)
        1.5.5 基于電流探測電路加固存儲器方法
    1.6 本文結(jié)構(gòu)安排
第2章 ECC編碼加固方法介紹
    2.1 線性分組碼代數(shù)理論
        2.2.1 有限域
        2.2.2 矢量空間
        2.2.3 線性分組碼
    2.2 糾錯編碼介紹
        2.2.1 奇偶校驗碼
        2.2.2 漢明碼
        2.2.3 SEC-DED編碼
        2.2.4 抗多位翻轉(zhuǎn)編碼
    2.3 本章小結(jié)
第3章 抗相鄰雙錯誤編碼算法
    3.1 校驗矩陣分析
        3.1.1 線性分組碼校驗矩陣結(jié)構(gòu)
        3.1.2 SEC-DED-DAEC編碼校驗矩陣分析
    3.2 校驗矩陣搜索空間分析
    3.3 搜索校驗矩陣算法
        3.3.1 貪婪算法
        3.3.2 搜索空間的優(yōu)化
        3.3.3 算法實現(xiàn)
    3.4 本章小結(jié)
第4章 SEC-DED-DAEC編碼電路設(shè)計
    4.1 編碼電路
    4.2 譯碼電路
        4.2.1 譯碼原理
        4.2.2 譯碼電路的實現(xiàn)
    4.3 功能驗證
        4.3.1 系統(tǒng)故障注入
        4.3.2 功能驗證模型
        4.3.3 仿真結(jié)果
    4.4 譯碼電路綜合及性能評估
    4.5 本章小結(jié)
結(jié)論
參考文獻(xiàn)
致謝


【參考文獻(xiàn)】：
期刊論文
[1]一種基于編碼的存儲器加固設(shè)計[J]. 李路路,何春,李磊.  通信技術(shù). 2010(11)
[2]Multiple bit upsets mitigation in memory by using improved hamming codes and parity codes[J]. 祝名,肖立伊,田歡.  Journal of Harbin Institute of Technology. 2010(05)
[3]基于改進(jìn)型（14,8）循環(huán)碼的SRAM型存儲器多位翻轉(zhuǎn)容錯技術(shù)研究[J]. 賀興華,盧煥章,肖山竹,張路,張開鋒.  宇航學(xué)報. 2010(03)
[4]軟件故障注入方法在星載系統(tǒng)中的應(yīng)用[J]. 江鐵成.  安慶師范學(xué)院學(xué)報(自然科學(xué)版). 2010(01)
[5]多層次AHB總線架構(gòu)中Bus Matrix的設(shè)計和實現(xiàn)[J]. 董巍,謝憬,毛志剛.  現(xiàn)代電子技術(shù). 2009(08)
[6]CMOS 6管靜態(tài)存儲單元晶體管尺寸的估算[J]. 蘇進(jìn),王標(biāo),張瑾,劉聲雷.  合肥工業(yè)大學(xué)學(xué)報(自然科學(xué)版). 2007(09)
[7]漢明碼檢驗系統(tǒng)的電路實現(xiàn)[J]. 阮宜武.  網(wǎng)絡(luò)安全技術(shù)與應(yīng)用. 2005(08)
[8]CMOS SRAM單粒子翻轉(zhuǎn)效應(yīng)的解析分析[J]. 賀朝會,李國政,羅晉生,劉恩科.  半導(dǎo)體學(xué)報. 2000(02)

碩士論文
[1]三模冗余系統(tǒng)中的同步研究[D]. 袁果.西南交通大學(xué) 2008
[2]具有檢錯糾錯功能的EMC IP核開發(fā)[D]. 孫凱.哈爾濱工業(yè)大學(xué) 2007



本文編號：3651825