通過對正余弦函數(shù)實現(xiàn)算法的研究,在傳統(tǒng)CORDIC算法的基礎(chǔ)上,提出了一種分層次超前進位加法器,并以此為基本單元迭代完成了正余弦函數(shù)計算算法的設(shè)計。該算法采用TSMC 65nm gpg工藝,在Synopsys/syn10.03環(huán)境中綜合實現(xiàn),通過NC-SIM仿真和流片驗證,加法器運算時間由1.8ns減少到0.42ns,整個系統(tǒng)運算吞吐量也相應(yīng)提高了3倍。 

【文章來源】：微電子學(xué). 2014,44(06)北大核心CSCD

【文章頁數(shù)】：5 頁

【部分圖文】：

圖５仿真結(jié)果通過仿真對該結(jié)構(gòu)的正余弦函數(shù)進行了分析對

【參考文獻】：
期刊論文
[1]CORDIC算法在正余弦函數(shù)中的應(yīng)用及其FPGA實現(xiàn)[J]. �？玛�,曾岳南,陳平,覃曾攀.  計算機工程與應(yīng)用. 2013(07)
[2]基于CORDIC算法的DDS的FPGA設(shè)計與優(yōu)化[J]. 陳義和,佘磊,李交美.  微電子學(xué)與計算機. 2012(08)
[3]基于CORDIC算法的高精度浮點超越函數(shù)的FPGA實現(xiàn)[J]. 李全,李曉歡,陳石平.  電子技術(shù)應(yīng)用. 2009(05)



本文編號：3514296