基于片上緩存協(xié)助的隨機共享型計數(shù)器研究
發(fā)布時間:2021-11-22 11:03
隨著互聯(lián)網規(guī)模的持續(xù)擴大,網絡性能已經成為用戶和生產商非常關心的內容,而網絡測量技術,就是了解互聯(lián)網性能和行為特征的基本手段之一。本文提出了一種全新的網絡測量計數(shù)器體系架構,我們稱之為基于片上緩存協(xié)助的隨機共享型計數(shù)器(Cache Assisted and randomizEd ShAring counteRs,后文簡稱CAESAR)。網絡中的單流測量一直是網絡測量技術中的重要分支,近些年有很多工作都旨在設計出一種在線統(tǒng)計測量模塊,使其能夠匹配飛速增長的網絡鏈路傳輸速度,進而實時更新網絡流計數(shù)器中的統(tǒng)計數(shù)據(jù)。為了滿足這樣的技術需求,在使用讀寫速度比較慢的片外SRAM計數(shù)器之前,CAESAR中先增加一塊高速的片上存儲器作為輔助緩存,這樣不僅能夠在線同步更新網絡流數(shù)據(jù),進而避免丟失數(shù)據(jù)包,還能大大減少每個網絡流對片外SRAM計數(shù)器的訪問次數(shù),進而提高時間效率。同時,在將緩存數(shù)據(jù)更新到片外SRAM計數(shù)器的過程中,CAESAR采用多個網絡流隨機共同享有計數(shù)器的思路,設計出一種緊湊型計數(shù)器結構,使得所有計數(shù)器項都盡可能被均勻地使用,減少了不必要的空間浪費,進而提高存儲效率。將所有緩存數(shù)據(jù)更新到片...
【文章來源】:南京大學江蘇省 211工程院校 985工程院校 教育部直屬院校
【文章頁數(shù)】:82 頁
【學位級別】:碩士
【部分圖文】:
圖1.1:不帶緩存的計數(shù)器帶有緩存的計數(shù)器??不同于壓縮函數(shù),它們是分配多個計數(shù)器項給每個網絡流(同樣即是說,每??
它還具備較高的準確性,因為規(guī)避了壓縮函數(shù)存儲的缺陷,它采用的是實際值??存儲,就能夠最大程度上恢復出比較精確的,網絡流流量大小的估計值。??如圖1.2所示,CAESAR主要分為以下兩個階段,即在線的統(tǒng)計階段(圖??1.2中左邊虛線圈起來的Construction部分)和離線的查詢階段(圖1.2中右邊??虛線圈起來的Query部分),這樣的設計模式也符合現(xiàn)實生活中網絡應用的需??求。??先來看圖1.2中左邊部分,這里就是CAESAR的整個體系架構,可以看??到,它主要包含兩塊相對獨立的存儲空間。首先一塊是第一級存儲,即輔助??的片上高速緩存(On-chip?Cache),它選用了特定的高速RAM,比如一次讀寫??訪問只需要Ins?[34]的片上快速存儲器,來滿足在高速網絡鏈路中快速地、??無縫地捕獲每個數(shù)據(jù)包并實時存儲的需求。其中,每一個緩存項都存儲一個??特定網絡流的兩部分信息,包括網絡流的標識符ID?(flow?ID)和該網絡流的??流量大。ǎ妫欤铮?size)。另一塊是片外的SRAM計數(shù)器(off-chip?Counters)
圖2.5:頻繁象流不頻繁鼠流??
【參考文獻】:
期刊論文
[1]基于抽樣和兩級CBF的長流識別算法[J]. 翟金鳳,孫立博,魯凱,林學勇,秦文虎. 中國測試. 2018(07)
[2]基于Counting Bloom Filter的流抽樣算法研究[J]. 翟金鳳,孫立博,魯凱,林學勇,秦文虎. 計算機工程. 2018(08)
[3]高速網絡環(huán)境流測量技術比較研究[J]. 錢宇,杜祝平,王曉春,周明中. 網絡安全技術與應用. 2008(07)
[4]高速網絡流測量及模型研究[J]. 張峰,雷振明. 計算機工程與應用. 2004(17)
[5]從二項式分布推出高斯分布[J]. 張雙明. 物理實驗. 1992(05)
本文編號:3511558
【文章來源】:南京大學江蘇省 211工程院校 985工程院校 教育部直屬院校
【文章頁數(shù)】:82 頁
【學位級別】:碩士
【部分圖文】:
圖1.1:不帶緩存的計數(shù)器帶有緩存的計數(shù)器??不同于壓縮函數(shù),它們是分配多個計數(shù)器項給每個網絡流(同樣即是說,每??
它還具備較高的準確性,因為規(guī)避了壓縮函數(shù)存儲的缺陷,它采用的是實際值??存儲,就能夠最大程度上恢復出比較精確的,網絡流流量大小的估計值。??如圖1.2所示,CAESAR主要分為以下兩個階段,即在線的統(tǒng)計階段(圖??1.2中左邊虛線圈起來的Construction部分)和離線的查詢階段(圖1.2中右邊??虛線圈起來的Query部分),這樣的設計模式也符合現(xiàn)實生活中網絡應用的需??求。??先來看圖1.2中左邊部分,這里就是CAESAR的整個體系架構,可以看??到,它主要包含兩塊相對獨立的存儲空間。首先一塊是第一級存儲,即輔助??的片上高速緩存(On-chip?Cache),它選用了特定的高速RAM,比如一次讀寫??訪問只需要Ins?[34]的片上快速存儲器,來滿足在高速網絡鏈路中快速地、??無縫地捕獲每個數(shù)據(jù)包并實時存儲的需求。其中,每一個緩存項都存儲一個??特定網絡流的兩部分信息,包括網絡流的標識符ID?(flow?ID)和該網絡流的??流量大。ǎ妫欤铮?size)。另一塊是片外的SRAM計數(shù)器(off-chip?Counters)
圖2.5:頻繁象流不頻繁鼠流??
【參考文獻】:
期刊論文
[1]基于抽樣和兩級CBF的長流識別算法[J]. 翟金鳳,孫立博,魯凱,林學勇,秦文虎. 中國測試. 2018(07)
[2]基于Counting Bloom Filter的流抽樣算法研究[J]. 翟金鳳,孫立博,魯凱,林學勇,秦文虎. 計算機工程. 2018(08)
[3]高速網絡環(huán)境流測量技術比較研究[J]. 錢宇,杜祝平,王曉春,周明中. 網絡安全技術與應用. 2008(07)
[4]高速網絡流測量及模型研究[J]. 張峰,雷振明. 計算機工程與應用. 2004(17)
[5]從二項式分布推出高斯分布[J]. 張雙明. 物理實驗. 1992(05)
本文編號:3511558
本文鏈接:http://www.sikaile.net/kejilunwen/jisuanjikexuelunwen/3511558.html
最近更新
教材專著