本文在對(duì)RISC-V浮點(diǎn)指令集的指令格式和指令功能深入分析地基礎(chǔ)上,基于申威核心架構(gòu)針對(duì)RISC-V中的浮點(diǎn)指令進(jìn)行功能設(shè)計(jì)實(shí)現(xiàn)該架構(gòu)下相應(yīng)的浮點(diǎn)指令功能。所實(shí)現(xiàn)的RISC-V浮點(diǎn)指令采用指令多發(fā)射技術(shù),相對(duì)單發(fā)射其多發(fā)射指令可在同一階段實(shí)現(xiàn)多條指令的并行執(zhí)行有效提高了功能部件的利用率;其中根據(jù)亂序處理策略,實(shí)現(xiàn)了一種滿足同一周期可發(fā)射多條RISC-V浮點(diǎn)指令的發(fā)射模塊,該發(fā)射模塊主要有等待隊(duì)列、記分牌和發(fā)射隊(duì)列3部分組成,各部分采用相應(yīng)的仲裁機(jī)制、喚醒機(jī)制以及相應(yīng)的條目更新機(jī)制,完成了指令發(fā)射模塊到指令執(zhí)行部件的多發(fā)射控制。本文深入研究浮點(diǎn)部件結(jié)構(gòu)及其實(shí)現(xiàn)方法。根據(jù)RISC-V中的RV32F和RV32D浮點(diǎn)指令集實(shí)現(xiàn)了一款支持單/雙精度浮點(diǎn)運(yùn)算的浮點(diǎn)運(yùn)算單元（FPU）。對(duì)于浮點(diǎn)乘加類運(yùn)算以及浮點(diǎn)加/減/乘運(yùn)算在浮點(diǎn)乘加融合（FMA）部件中實(shí)現(xiàn),該FMA單元采用6級(jí)流水的方式實(shí)現(xiàn)。且FMA部件的主加法器采用循環(huán)進(jìn)位（EAC）加法器,并對(duì)加法器進(jìn)行優(yōu)化設(shè)計(jì),通過(guò)減小EAC的邏輯寬度,來(lái)減少加法器的面積和功耗,其中面積減少約27.0%,功耗減少約24.7%。該加法器可避免對(duì)負(fù)數(shù)的求補(bǔ)操作,... 

【文章來(lái)源】：安徽大學(xué)安徽省 211工程院校

【文章頁(yè)數(shù)】：92 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

浮點(diǎn)分類指令類型部分判斷代碼

第五章申威架構(gòu)下RISC-V浮點(diǎn)指令的驗(yàn)證66f2010253fmv.d.x$2,$f4a2621153flt.d$f4,$f6,$2a24291d3flt.d$f5,$f4,$308e28253fsub.d$f14,$f5,$f2026200d3fadd.d$f4,$f6,$f1724283c7fmadd.d$f5*$f4-$f1422e29453fsjnj.d$f14$f4$f8124304d3fmul.d$f4,$f6,$f9724281c3fmadd.d$f5*$f4+$f14c2070253fcvt.w.d$f14,$f4225707cbfnmsub.d$f4,$f5,$f14$f1500432787fsw$f4$f64"b111112441553fmul.d$f4,$f6,$f10圖5.3浮點(diǎn)譯碼模塊仿真圖5.3.2浮點(diǎn)發(fā)射模塊的功能仿真根據(jù)浮點(diǎn)指令進(jìn)入到浮點(diǎn)等待隊(duì)列時(shí)，需驗(yàn)證指令進(jìn)入隊(duì)列后的壓縮情況。以及當(dāng)滿足發(fā)射條件時(shí)等待隊(duì)列的發(fā)射情況。如圖5.4所示，其中條目有效位（FWQValid）信號(hào)表示條目中的數(shù)據(jù)的有效情況，前4拍變化情況為12’h0->12’hf00->12’hff0->12’h5ff，表明條目數(shù)據(jù)的壓縮情況為從條目頂部進(jìn)行更新且每拍最多可更新4條指令信息到等待隊(duì)列中。從第5拍到第7拍的變化情況為12’h5ff(12’b101_1111_1111)->12’h3fc(12’b11_1111_1110)->12’h3f0(12’b11_1111_0000)，第5到6拍變化說(shuō)明條目10數(shù)據(jù)壓縮到條目9，并且條目0有效位變?yōu)?說(shuō)明本拍還發(fā)射一條指令；第5到6拍有效位信號(hào)(FWQValid)變化表示條目1到條目3有效位變?yōu)?

安徽大學(xué)碩士學(xué)位論文67即本拍同時(shí)發(fā)射多條指令到發(fā)射隊(duì)列中。對(duì)于特殊指令如浮點(diǎn)比較指令如圖第6拍所示，發(fā)射到隊(duì)列Q0標(biāo)志信號(hào)(FQ0Valid)有效，控制信號(hào)FQ0Ctl為7’h12表示浮點(diǎn)小于指令(flt.d)。需發(fā)射到兩個(gè)發(fā)射隊(duì)列，發(fā)射信號(hào)IssueFQ0Fcmp和IssueFSQFcmp為12’h2,說(shuō)明指令flt.d發(fā)射到二級(jí)發(fā)射隊(duì)列Q0和SQ隊(duì)列中去。經(jīng)分析等待隊(duì)列滿足相應(yīng)設(shè)計(jì)要求。圖5.4浮點(diǎn)等待隊(duì)列仿真波形圖對(duì)于二級(jí)發(fā)射隊(duì)列的發(fā)射情況與等待隊(duì)列類似，如圖5.5所示，以隊(duì)列Q1進(jìn)行分析，根據(jù)有效位信號(hào)（FQ1Valid）知二級(jí)隊(duì)列每拍最多壓縮或者發(fā)射一條指令，其中隊(duì)列發(fā)射后將相應(yīng)的目的記分板（FQ1Dest）并根據(jù)指令執(zhí)行延時(shí)（Delay）來(lái)解該記分板號(hào)(PrecSb)。相應(yīng)的對(duì)于發(fā)射到兩個(gè)隊(duì)列的指令例如指令號(hào)（PipeUInum）為8’ha3的浮點(diǎn)比較指令當(dāng)Q1隊(duì)列中的部分發(fā)射2拍（指令執(zhí)行延時(shí)）后才發(fā)射SQ隊(duì)列中的浮點(diǎn)比較指令信息。其中SQ中發(fā)射的指令信息包括目的寄存器號(hào)FSTDDstReg(7’h10)、指令號(hào)FSTDInum(8’ha3)、控制信號(hào)FcvtFcmpCtl(2’h3)等信號(hào)。通過(guò)對(duì)浮點(diǎn)隊(duì)列的驗(yàn)證表明其功能滿足設(shè)計(jì)的要求。圖5.5浮點(diǎn)發(fā)射隊(duì)列仿真圖5.3.3浮點(diǎn)指令的功能仿真浮點(diǎn)指令的功能驗(yàn)證主要是對(duì)FPU部件中指令功能實(shí)現(xiàn)的正確性驗(yàn)證，滿足

【參考文獻(xiàn)】：
期刊論文
[1]兆易創(chuàng)新推出基于RISC-V的通用MCU[J].   電子產(chǎn)品世界. 2019(09)
[2]一種高性能四倍精度浮點(diǎn)乘加器的設(shè)計(jì)與實(shí)現(xiàn)[J]. 何軍,黃永勤,朱英.  計(jì)算機(jī)工程. 2014(02)
[3]分離通路浮點(diǎn)乘加器設(shè)計(jì)與實(shí)現(xiàn)[J]. 何軍,黃永勤,朱英.  計(jì)算機(jī)科學(xué). 2013(08)
[4]FPU中一種高速乘法運(yùn)算電路的設(shè)計(jì)與實(shí)現(xiàn)[J]. 王永海,周端,李波,常憲棟.  桂林電子工業(yè)學(xué)院學(xué)報(bào). 2003(05)

博士論文
[1]高性能浮點(diǎn)算術(shù)單元VLSI實(shí)現(xiàn)的關(guān)鍵技術(shù)[D]. 劉德.哈爾濱工業(yè)大學(xué) 2016
[2]浮點(diǎn)乘加中混合算術(shù)加法可信性增強(qiáng)關(guān)鍵技術(shù)的研究[D]. 劉峰.國(guó)防科學(xué)技術(shù)大學(xué) 2010

碩士論文
[1]RISC-V處理器約束隨機(jī)指令生成平臺(tái)的設(shè)計(jì)[D]. 劉濤.西安電子科技大學(xué) 2019
[2]基于形式驗(yàn)證方法的數(shù)字LTE芯片邏輯等價(jià)性分析及研究[D]. 冀禹麟.西安電子科技大學(xué) 2017
[3]高性能微處理器浮點(diǎn)乘加單元的研究[D]. 張潔.國(guó)防科學(xué)技術(shù)大學(xué) 2016
[4]前導(dǎo)零預(yù)測(cè)邏輯的設(shè)計(jì)與應(yīng)用[D]. 朱光前.西安電子科技大學(xué) 2016
[5]高性能X處理器浮點(diǎn)部件的實(shí)現(xiàn)和優(yōu)化[D]. 鄧凱偉.國(guó)防科學(xué)技術(shù)大學(xué) 2015
[6]基于PowerPC架構(gòu)X型微處理器浮點(diǎn)單元的分析與驗(yàn)證[D]. 楊軍.東南大學(xué) 2015
[7]基于ARMv7浮點(diǎn)指令集的FPU設(shè)計(jì)與實(shí)現(xiàn)[D]. 王忠弈.國(guó)防科學(xué)技術(shù)大學(xué) 2014
[8]高精度高性能浮點(diǎn)除法、開(kāi)方單元的研究與設(shè)計(jì)[D]. 王廣斌.華北電力大學(xué) 2014
[9]浮點(diǎn)融合乘加部件設(shè)計(jì)分析與尾數(shù)加電路定制設(shè)計(jì)[D]. 李振虎.國(guó)防科學(xué)技術(shù)大學(xué) 2013
[10]高性能微處理器中浮點(diǎn)融合乘加部件的設(shè)計(jì)與實(shí)現(xiàn)[D]. 謝啟華.國(guó)防科學(xué)技術(shù)大學(xué) 2013



本文編號(hào)：3505106