無論在科學(xué)研究領(lǐng)域還是功能應(yīng)用方面,人們對(duì)于計(jì)算機(jī)性能的要求越來越高。傳統(tǒng)處理器難以高效地處理大量特定應(yīng)用,因此需要加速器協(xié)助完成運(yùn)算。硬件加速器通過空間并行的方式,采用多個(gè)處理單元協(xié)同工作加速計(jì)算,大幅度提高了性能,但是在系統(tǒng)靈活性和擴(kuò)展性上有所欠缺。越來越多的研究旨在提高加速系統(tǒng)的可擴(kuò)展性和靈活性,可重構(gòu)的加速器以及可擴(kuò)展的加速結(jié)構(gòu)已經(jīng)成為研究熱點(diǎn)。本文實(shí)現(xiàn)了可重構(gòu)宏流水加速器,采用空間并行和時(shí)間并行兩種加速方式,結(jié)合高性能和可擴(kuò)展性完成對(duì)多種數(shù)字信號(hào)處理算法的加速。通過在FPGA器件上的實(shí)現(xiàn)以及實(shí)驗(yàn)驗(yàn)證了該加速器的功能與性能,并且采用理論推導(dǎo)與實(shí)驗(yàn)數(shù)據(jù)相結(jié)合的方式驗(yàn)證系統(tǒng)的可擴(kuò)展性。本文的創(chuàng)新點(diǎn)在于:提出了一種新型宏流水Systolic加速器結(jié)構(gòu),將空間并行和時(shí)間并行相結(jié)合提高系統(tǒng)吞吐率以及性能;通過算法優(yōu)化、多次復(fù)用數(shù)據(jù)降低了系統(tǒng)帶寬需求;采用可重構(gòu)方式改變加速部件結(jié)構(gòu)、實(shí)現(xiàn)對(duì)多種數(shù)字信號(hào)處理算法（浮點(diǎn)矩陣乘法、卷積、離散余弦變換）的高效加速。該加速器在Virtex-6 XC6VLX240T FPGA上實(shí)現(xiàn),能夠穩(wěn)定運(yùn)行在200MHz的時(shí)鐘頻率并獲得51.2 GFLOPS的峰值... 

【文章來源】：上海交通大學(xué)上海市 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：83 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

天河一號(hào)超級(jí)計(jì)算機(jī)Fig1-1Tianhe-Isupercomputer

之間的互聯(lián)方式、幾種加速器結(jié)構(gòu)等，目的在于讓讀者了解可重構(gòu)加速特點(diǎn)，為下文可重構(gòu)宏流水加速器的設(shè)計(jì)做好鋪墊。 可重構(gòu)計(jì)算的種類劃分上一小節(jié)，我們簡單介紹了用于可重構(gòu)計(jì)算的 FPGA 器件的基本特點(diǎn)，論一下可重構(gòu)的種類。按照可重構(gòu)的粒度來劃分，可重構(gòu)分為兩種：細(xì)粒度（Fine-grained）可粒度（Coarse-grained）可重構(gòu)。細(xì)粒度可重構(gòu)為設(shè)計(jì)者提供了 bit 級(jí)別的任務(wù)劃分方式，并且?guī)缀鯖]有資費(fèi)。當(dāng)然，對(duì)于規(guī)模較大、較復(fù)雜的計(jì)算任務(wù)，需要用到許多細(xì)粒度處相比可以通過粗粒度可重構(gòu)完成的計(jì)算而言，這會(huì)導(dǎo)致系統(tǒng)時(shí)鐘頻率的下BRASS 研究組設(shè)計(jì)的 Garp 可重構(gòu)處理器[12]中包含了一個(gè) MIPS 處理器片上緩存互聯(lián)的可重構(gòu)處理單元。如圖 2-1 所示，這個(gè)可重構(gòu)模塊包含理單元 PE（Process Element）陣列。每個(gè) PE 都可以進(jìn)行可重構(gòu)，因此的配置電路，這對(duì)于 FPGA 上的邏輯資源也是不小的消耗。

上海交通大學(xué)碩士學(xué)位論文度可重構(gòu)在多個(gè) PE 之間采用總線的形式進(jìn)行互聯(lián)，并且每個(gè) Pbit 級(jí)別的，而是一個(gè)計(jì)算單元 ALU、乘累加器甚至是一個(gè) CPU。eRench 的可重構(gòu)結(jié)構(gòu)[16]，如圖 2-2 所示，是一個(gè)基于 ALU 單元為主機(jī)的協(xié)處理器，PipeRench 加速器可以處理 PGP、JPEG 等常ch 的每個(gè) ALU 通過總線的形式進(jìn)行互聯(lián)，并且通過插入寄存器 PipeRench 的可重構(gòu)性在于總線互聯(lián)方式的可配置。

【參考文獻(xiàn)】：
期刊論文
[1]CPU-GPU并行矩陣乘法的實(shí)現(xiàn)與性能分析[J]. 程豪,張?jiān)迫?張先軼,李玉成.  計(jì)算機(jī)工程. 2010(13)
[2]并行矩陣乘法算法的研究[J]. 齊景嘉,夏麗華.  黑龍江大學(xué)自然科學(xué)學(xué)報(bào). 2006(03)
[3]分布式并行矩陣乘算法分析[J]. 陳晶,黃曙光.  兵工自動(dòng)化. 2005(05)
[4]一種面向生物信息學(xué)的可重構(gòu)加速卡的設(shè)計(jì)與實(shí)現(xiàn)[J]. 張佩珩,劉新春,江先陽.  計(jì)算機(jī)研究與發(fā)展. 2005(06)

碩士論文
[1]基于PCI Express總線的可重構(gòu)加速平臺(tái)的設(shè)計(jì)和研究[D]. 孫霖.哈爾濱工程大學(xué) 2009



本文編號(hào)：3501853