本文關鍵詞：一種基于Verilog的大整數(shù)除法器的實現(xiàn)，由筆耕文化傳播整理發(fā)布。

【摘要】：隨著計算機網(wǎng)絡和現(xiàn)代信息技術的蓬勃發(fā)展,大整數(shù)的除法作為一項基本運算在各種場合扮演著越來越重要的作用。在物理學、生物學和化學等學科的許多研究中,都離不開大整數(shù)的除法運算。而在信息安全領域,眾多加解密技術如RSA、ECC、DSA以及ElGamal等公鑰密碼算法更是以大整數(shù)的運算為基礎的,而大整數(shù)的除法運算正是大整數(shù)運算的重要組成部分之一,因此,如何快速完成大整數(shù)的除法運算,對這些加解密算法起著至關重要的作用。盡管在很多場合下,研究人員更多的是采用C語言或者C++來實現(xiàn)大整數(shù)的各項運算算法,但是由于這些加密算法都會運用到芯片的加密程序中,因此大整數(shù)除法的硬件實現(xiàn)就顯得格外重要了。由于在眾多硬件描述語言中,Verilog HDL語言效率高,靈活性強,而且最為常用,因此本文目標是以Verilog HDL語言為基礎,實現(xiàn)位寬達到2048位的被除數(shù)對除數(shù)進行相除的大整數(shù)除法器。本文首先對包括除法在內的大整數(shù)的運算的重要性及意義做了簡明扼要的闡述,并且對從大整數(shù)除法得到重視以來科學家們對其的研究與實現(xiàn)所做的大量工作做了一定的介紹。然后對大整數(shù)的存儲方法以及表示方法進行了說明,接著分析了大整數(shù)的加法、減法以及乘法的算法思想及實現(xiàn)思路,并且對常見的幾種大整數(shù)的除法算法盡行了分析和比較之后,確定使用估商試除法的思想來最終完成大整數(shù)除法器的設計。對于估商試除法來說,最關鍵的一步就是估商的過程,因為對商的估計越準確,后續(xù)對商的糾正工作就會越簡單,否則,修正商就會浪費大量的時間與空間。因此在對商的估計與修正中,采用了唐納德.克努特于六十年代提出的估商算法,這個算法可以使估商的誤差不大于2,使得整個除法的運算量得到大大簡化。本文花了最大篇幅對大整數(shù)除法器的實現(xiàn)過程進行了詳細的介紹。在確定了采用克努特估商算法聯(lián)合試除法的思想來設計除法器之后,本文首先明確了整個除法的運算過程和步驟,并以此為基礎設計了除法器的主體架構。然后根據(jù)大整數(shù)除法器的主體架構對各個模塊進行了劃分,并最終完成設計和驗證工作。本文所設計的大整數(shù)除法器可以完成被除數(shù)位寬為2048位甚至位數(shù)更高的大整數(shù)的除法運算,另外,由于將大整數(shù)轉換為2~(64)進制數(shù),使得除法器的運算效率大大提升。
【關鍵詞】：大整數(shù) 除法器 Verilog HDL 估商
【學位授予單位】：西安電子科技大學
【學位級別】：碩士
【學位授予年份】：2016
【分類號】：TP332.22
【目錄】：

• 摘要5-6
• ABSTRACT6-10
• 符號對照表10-11
• 縮略語對照表11-14
• 第一章 緒論14-18
• 1.1 大整數(shù)除法的研究背景及研究意義14-15
• 1.2 國內外研究現(xiàn)狀15-16
• 1.3 論文內容的安排16-18
• 第二章 相關基礎知識18-36
• 2.1 數(shù)論基礎知識18-21
• 2.2 對普通除法器的介紹21-22
• 2.2.1 傳統(tǒng)的除法器的算法21-22
• 2.2.2 循環(huán)型除法器的算法22
• 2.2.3 普通除法器的小節(jié)22
• 2.3 大整數(shù)的基本運算簡介22-25
• 2.3.1 大數(shù)的表示方法22-23
• 2.3.2 大整數(shù)的加法運算23-24
• 2.3.3 大整數(shù)的減法運算24
• 2.3.4 大整數(shù)的乘法運算24-25
• 2.4 幾種大整數(shù)除法的算法25-29
• 2.4.1 牛頓迭代法25-26
• 2.4.2 對求倒數(shù)法的改進26-27
• 2.4.3 浮點除法27-28
• 2.4.4 估商試除法28-29
• 2.5 SRAM簡介29-33
• 2.5.1 SRAM的結構介紹29-32
• 2.5.2 SRAM的工作原理32-33
• 2.6 本章小結33-36
• 第三章 大整數(shù)除法器的實現(xiàn)36-54
• 3.1 Verilog HDL硬件描述語言簡介36-37
• 3.1.1 硬件描述語言36
• 3.1.2 Verilog HDL的在數(shù)字集成電路設計中的優(yōu)點36-37
• 3.2 大整數(shù)除法器的框架設計37-39
• 3.3 對部分寄存器的介紹和對存儲器的要求39-44
• 3.3.1 對部分寄存器的介紹39-43
• 3.3.2 存儲器的要求43-44
• 3.4 大整數(shù)除法器的模塊介紹44-52
• 3.4.1 數(shù)零模塊44-45
• 3.4.2 小數(shù)除法模塊45-46
• 3.4.3 大整數(shù)乘法控制模塊46-47
• 3.4.4 大整數(shù)乘法運算模塊47-48
• 3.4.5 大整數(shù)除法控制模塊48-51
• 3.4.6 SRAM控制模塊51-52
• 3.5 本章小結52-54
• 第四章 大整數(shù)除法器的仿真與驗證54-60
• 4.1 驗證平臺的搭建54-55
• 4.1.1 仿真與驗證概述54
• 4.1.2 測試平臺的搭建54-55
• 4.2 大整數(shù)除法器的功能仿真55-57
• 4.2.1 仿真工具的簡介55
• 4.2.2 仿真結果分析55-57
• 4.3 綜合與后仿57-58
• 4.4 本章小結58-60
• 第五章 總結與展望60-62
• 5.1 本論文的總結60
• 5.2 對未來的展望60-62
• 參考文獻62-64
• 致謝64-66
• 作者簡介66-67

【相似文獻】

中國期刊全文數(shù)據(jù)庫 前10條

1 郝波，，陳才賢，楊秀敏;一種新型模擬除法器的分析及仿真[J];微電子學與計算機;1996年05期

2 李宏;一種數(shù)顯模擬除法器及其在測量電路中的應用[J];半導體技術;2001年03期

3 韓國棟,祝瑞玲;一種新型模擬除法器及其應用[J];儀器儀表學報;2001年05期

4 胡振波;曾強輝;毛志剛;張學鵬;;高效乘除法器的設計研究[J];信息技術;2010年03期

5 劉新鈺;武金木;宗燕燕;杜洪偉;;除數(shù)是127×2~n特殊除法器的研究與實現(xiàn)[J];天津職業(yè)技術師范大學學報;2011年03期

6 翟恩貴;時分割模擬乘法器和模擬除法器[J];電測與儀表;1979年08期

7 張資源;;在反饋回路中采用光偶合的簡單的模擬除法器[J];集成電路應用;1984年02期

8 錢鋒;張惠剛;;如何用除法器組成比值調節(jié)系統(tǒng)[J];煉油化工自動化;1984年02期

9 陸凌雷;;除法器比值調節(jié)系統(tǒng)設計和使用應注意的幾個問題[J];自動化儀表;1987年03期

10 潘文誠;;靈敏度和設計條件能獨立控制的簡單模擬除法器[J];集成電路應用;1991年06期

中國重要會議論文全文數(shù)據(jù)庫 前1條

1 莊巍;劉衡竹;楊惠;;基數(shù)分離的快速定點SIMD除法器[A];第十五屆計算機工程與工藝年會暨第一屆微處理器技術論壇論文集（A輯）[C];2011年

中國重要報紙全文數(shù)據(jù)庫 前1條

1 青海 李春林 編譯;用少量元件構造模擬除法器[N];電子報;2012年

中國碩士學位論文全文數(shù)據(jù)庫 前7條

1 龐勇;一種基于Verilog的大整數(shù)除法器的實現(xiàn)[D];西安電子科技大學;2016年

2 張仁杰;關于除法器的FPGA算法實現(xiàn)[D];吉林大學;2007年

3 劉冀;高性能CPU中除法器的設計[D];同濟大學;2007年

4 解鴻國;CMOS電流乘除法器及其應用研究[D];廣西師范大學;2012年

5 安然;基于FPGA的除法器的設計和實現(xiàn)[D];成都理工大學;2011年

6 朱國勇;可重組整數(shù)單元的研究與設計[D];華北電力大學（北京）;2008年

7 葛亮;一種定點運算部件的設計與實現(xiàn)[D];中國科學院研究生院（計算技術研究所）;2002年

  本文關鍵詞：一種基于Verilog的大整數(shù)除法器的實現(xiàn)，由筆耕文化傳播整理發(fā)布。

本文編號：255368