發(fā)布時間：2018-04-03 14:28

  本文選題：固態(tài)存儲　切入點：控制器　出處：《西安電子科技大學》2012年碩士論文

【摘要】：隨著空間探測技術的發(fā)展，數(shù)據(jù)輸出帶寬急劇的增加，對存儲陣列的速度、容量、功耗、可靠性要求越來越高�？刂破魇谴鎯﹃嚵兄凶顬楹诵牡慕M成部分，它控制著整個系統(tǒng)的運行。本文通過對基于NAND Flash芯片的星載高速大容量存儲陣列的研究，設計與實現(xiàn)了存儲系統(tǒng)的控制器。 系統(tǒng)針對模擬產(chǎn)生的300MB/S高速數(shù)據(jù)源，以NAND Flash芯片作為基本存儲器件，構成容量為800GB的存儲器。論文首先給出了系統(tǒng)的硬件設計，并且詳細論述了控制板DSP和FPGA構成控制器的結構設計和硬件實現(xiàn)。然后在控制器內(nèi)部設計和實現(xiàn)了對存儲陣列的讀取、寫入、擦除、轉移、分組和壞塊管理等控制操作，以及通過并行擴展加流水線處理技術和串并轉換技術實現(xiàn)對300MB/S高速數(shù)據(jù)的可靠傳輸。最后，論文對設計的系統(tǒng)進行了硬軟件方面的調(diào)試，分析了調(diào)試過程中遇到的問題，并且給出了相應的解決方法。 本論文的研究成果經(jīng)過不同條件下的反復測試，測試結果證明了系統(tǒng)設計的合理性。
[Abstract]:With the development of space detection technology, the bandwidth of data output is increasing rapidly, and the speed, capacity, power consumption and reliability of the memory array are becoming more and more important.Controller is the core component of memory array, which controls the operation of the whole system.In this paper, the controller of the storage system is designed and implemented by studying the high speed and large capacity memory array based on NAND Flash chip.The NAND Flash chip is used as the basic memory device for the 300MB/S high speed data source generated by the simulation. The memory with 800GB capacity is constructed in the system.Firstly, the hardware design of the system is given, and the structure design and hardware implementation of the controller composed of DSP and FPGA are discussed in detail.Then the control operations such as reading, writing, erasing, transferring, grouping and bad block management are designed and implemented inside the controller.And through parallel extension and pipeline processing technology and series-parallel conversion technology to achieve the reliable transmission of 300MB/S high-speed data.Finally, the hardware and software of the designed system are debugged, the problems encountered in the debugging process are analyzed, and the corresponding solutions are given.The research results of this paper are tested repeatedly under different conditions, and the test results prove the rationality of the system design.
【學位授予單位】：西安電子科技大學
【學位級別】：碩士
【學位授予年份】：2012
【分類號】：TP333

【參考文獻】

相關期刊論文 前2條

1 張栗榕;張犁;石光明;;基于FPGA的PLL動態(tài)配置設計與實現(xiàn)[J];電子科技;2008年05期

2 雷劍虹,金之誠,沈建國;可編程器件設計中跨時鐘域的同步設計問題[J];華東師范大學學報(自然科學版);2004年03期

相關博士學位論文 前2條

1 朱巖;基于閃存的星載高速大容量存儲技術的研究[D];中國科學院研究生院（空間科學與應用研究中心）;2006年

2 周國輝;CCD攝影測量相機圖像數(shù)據(jù)高速實時存儲的研究[D];中國科學院研究生院（長春光學精密機械與物理研究所）;2006年

相關碩士學位論文 前3條

1 高怡禎;基于閃存的星載大容量存儲器的研制[D];中國科學院研究生院（空間科學與應用研究中心）;2004年

2 韓兵;基于FPGA的實時數(shù)據(jù)處理及數(shù)據(jù)千兆傳輸?shù)难芯縖D];四川大學;2006年

3 李華;高速大容量圖像存儲系統(tǒng)設計[D];西安電子科技大學;2009年

，

本文編號：1705592