沖擊波超壓測(cè)試技術(shù)是爆炸動(dòng)力學(xué)、沖擊動(dòng)力學(xué)研究領(lǐng)域的重要內(nèi)容,也是兵器戰(zhàn)斗部技術(shù)中確定其殺傷威力的基本方法。沖擊波超壓存儲(chǔ)測(cè)試裝置及惡劣環(huán)境下的工作性能是目前研究的熱點(diǎn),論文據(jù)此開(kāi)展了一種沖擊波超壓存儲(chǔ)測(cè)試裝置設(shè)計(jì)及其爆炸環(huán)境下的干擾抑制方法研究。分析了沖擊波作用時(shí)間、超壓幅值、上升時(shí)間及沖擊波在地面的傳播特性,確定了存儲(chǔ)測(cè)試裝置的最大記錄時(shí)間、量程、裝置的帶寬及最高采樣頻率等性能參數(shù)；研究了低噪聲同軸電纜長(zhǎng)度對(duì)沖擊波超壓測(cè)試的影響。實(shí)驗(yàn)對(duì)比分析了兩種壓電式壓力傳感器在熱沖擊下的輸出特性以及受到振動(dòng)后的響應(yīng)特性,得出在沖擊波存儲(chǔ)測(cè)試中高阻電荷輸出比ICP傳感器對(duì)環(huán)境因素的干擾抑制更好；分析了傳感器安裝方式及安裝剛度對(duì)測(cè)試的影響。選用603B傳感器作為沖擊波超壓測(cè)試用傳感器,采用N溝道MOS型場(chǎng)效應(yīng)管設(shè)計(jì)了前置電壓放大電路,實(shí)現(xiàn)了阻抗變換；采用OP270設(shè)計(jì)了放大濾波電路,實(shí)現(xiàn)了放大倍數(shù)轉(zhuǎn)換及低通濾波；設(shè)計(jì)了基于EP2C5Q208C8N的主控模塊、AD9223的A/D采集模塊、HY57V641620FTP-7的存儲(chǔ)模塊和基于FT245RL的USB數(shù)據(jù)傳輸接口�；赩erilog語(yǔ)言進(jìn)行了...

【文章頁(yè)數(shù)】：68 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
Abstract
1 緒論
    1.1 課題研究背景及意義
    1.2 國(guó)內(nèi)外發(fā)展現(xiàn)狀
        1.2.1 沖擊波測(cè)試技術(shù)發(fā)展現(xiàn)狀
        1.2.2 沖擊波存儲(chǔ)測(cè)試裝置研究現(xiàn)狀
        1.2.3 爆炸環(huán)境對(duì)沖擊波超壓測(cè)量裝置的影響研究現(xiàn)狀
    1.3 論文主要工作
2 沖擊波測(cè)試裝置設(shè)計(jì)要求分析
    2.1 測(cè)試裝置性能參數(shù)要求分析
    2.2 長(zhǎng)低噪聲同軸電纜對(duì)沖擊波壓力信號(hào)的影響
        2.2.1 長(zhǎng)低噪聲同軸電纜對(duì)高頻信號(hào)傳輸?shù)挠绊?br>        2.2.2 ICP傳感器驅(qū)動(dòng)長(zhǎng)低噪聲同軸電纜的能力
    2.3 本章小結(jié)
3 沖擊波超壓測(cè)試影響因素研究
    3.1 壓電式壓力傳感器對(duì)爆炸環(huán)境的適用性分析
        3.1.1 壓電式壓力傳感器在熱沖擊下的適用性分析
        3.1.2 壓電式壓力傳感器對(duì)爆炸振動(dòng)的適用性分析
    3.2 安裝特性干擾
    3.3 環(huán)境因素干擾
        3.3.1 氣象條件的影響
        3.3.2 電磁干擾的影響
    3.4 本章小結(jié)
4 沖擊波存儲(chǔ)測(cè)試裝置設(shè)計(jì)
    4.1 沖擊波存儲(chǔ)測(cè)試裝置總體方案設(shè)計(jì)
        4.1.1 設(shè)計(jì)要求
        4.1.2 測(cè)試原理
        4.1.3 測(cè)試裝置組成
        4.1.4 測(cè)試裝置設(shè)計(jì)要求
    4.2 傳感器選型
    4.3 模擬電路設(shè)計(jì)
        4.3.1 電壓放大器
        4.3.2 放大濾波電路
        4.3.3 跟隨電路
        4.3.4 觸發(fā)電路
    4.4 數(shù)字電路設(shè)計(jì)
        4.4.1 主控芯片選型與設(shè)計(jì)
        4.4.2 A/D轉(zhuǎn)換電路設(shè)計(jì)
        4.4.3 存儲(chǔ)電路設(shè)計(jì)
        4.4.4 數(shù)據(jù)傳輸電路設(shè)計(jì)
    4.5 電源電路設(shè)計(jì)
    4.6 PCB設(shè)計(jì)
    4.7 下位機(jī)程序設(shè)計(jì)
        4.7.1 PLL時(shí)鐘程序設(shè)計(jì)
        4.7.2 AD程序設(shè)計(jì)
        4.7.3 FIFO程序設(shè)計(jì)
        4.7.4 觸發(fā)存儲(chǔ)程序設(shè)計(jì)
        4.7.5 數(shù)據(jù)傳輸程序設(shè)計(jì)
    4.8 上位機(jī)程序設(shè)計(jì)
    4.9 外殼設(shè)計(jì)
        4.9.1 殼體設(shè)計(jì)要求分析
        4.9.2 存儲(chǔ)測(cè)試裝置結(jié)構(gòu)組成及裝配
    4.10 本章小結(jié)
5 實(shí)驗(yàn)驗(yàn)證
    5.1 測(cè)試裝置性能測(cè)試
        5.1.1 電壓放大器性能測(cè)試
        5.1.2 傳感器零漂測(cè)試
        5.1.3 放大濾波電路性能測(cè)試
        5.1.4 采樣頻率測(cè)試
    5.2 振動(dòng)對(duì)存儲(chǔ)測(cè)試裝置的影響
    5.3 模擬實(shí)驗(yàn)
    5.4 本章小結(jié)
6 全文總結(jié)與展望
    6.1 全文總結(jié)
    6.2 展望
致謝
參考文獻(xiàn)
附錄



本文編號(hào)：3864369