數據記錄對數據分析及測量,以及對科學事業(yè)發(fā)展和社會生產進步具有深刻而廣泛的影響。小型、高速、高可靠性的存儲測試系統的研究有實際意義。傳統的存儲測試系統,使用的是純硬件語言書寫,當系統需要改動時,需要進行繁瑣的細節(jié)變動。本文以圖像存儲為研究對象,使用Nand-flash為存儲介質,應用內嵌Nios II軟核的FPGA進行系統控制,增加了可移植性,實現了小型化,模塊化的存儲測試系統設計。本文以圖像存儲為出發(fā)點,使用FPGA完成信號處理的SOPC系統的設計及驗證。首先介紹了課題的研究背景及意義,存儲測試系統相關技術發(fā)展,圖像存儲測試技術的國內外發(fā)展現狀等;然后根據設定的測試環(huán)境,確定系統各部分的技術指標,通過對存儲測試系統的詳細討論和分析,從而確定課題采用的數據采集和存儲的方式,并利用這些理論基礎作為基本依據,通過分析被測信號的特性、系統的精度等技術指標選擇合適的元器件進行系統的硬件設計和軟件設計。然后根據總體方案,進行硬件電路設計,主要包括視頻采集模塊、存儲模塊設計、通信模塊設計、核心模塊設計、電源模塊設計。接著根據硬件平臺,搭建了Nios II硬件系統,自定義了Nand-flash、US...

【文章頁數】：84 頁

【學位級別】：碩士

【文章目錄】：
摘要
Abstract
第一章 緒論
    1.1 研究背景及意義
        1.1.1 遙測技術與存儲測試技術介紹
        1.1.2 研制新型存儲測試系統的必要性
    1.2 存儲測試相關技術的發(fā)展
        1.2.1 存儲介質的發(fā)展
        1.2.2 控制器的發(fā)展
    1.3 圖像存儲系統的發(fā)展現狀
    1.4 本文的主要工作及論文安排
    1.5 本章小結
第二章 圖像存儲測試系統方案設計
    2.1 引言
    2.2 視頻制式介紹
    2.3 系統存儲分析
    2.4 系統設計要求
    2.5 系統總體框架
        2.5.1 系統硬件電路設計
        2.5.2 系統軟硬件實現
    2.6 本章小結
第三章 圖像存儲測試系統硬件電路設計
    3.1 引言
    3.2 視頻采集模塊設計
        3.2.1 視頻采集模塊組成
        3.2.2 TVP5150A視頻解碼器外圍電路設計
    3.3 存儲模塊設計
        3.3.1 存儲介質的選擇
        3.3.2 K9K8G08U0A存儲芯片外圍電路設計
    3.4 通信模塊設計
        3.4.1 通信方式選擇
        3.4.2 CY7C68013A外圍電路設計
    3.5 核心模塊設計
        3.5.1 控制芯片的選擇
        3.5.2 FPGA的外圍電路設計
    3.6 電源模塊設計
    3.7 本章小結
第四章 NiosII介紹及SOPC整體規(guī)劃
    4.1 引言
    4.2 Nios II軟核處理器體系結構
        4.2.1 Nios II嵌入式軟核處理器核
        4.2.2 Nios II系統外圍設備
        4.2.3 Avalon片上總線
    4.3 圖像存儲測試系統頂層設計
        4.3.1 圖像存儲測試系統總體架構
        4.3.2 自定義Nand-flash控制器頂層設計
        4.3.3 自定義視頻AD控制器頂層設計
        4.3.4 自定義USB控制器頂層設計
    4.4 本章小結
第五章 系統自定義IP核實現
    5.1 引言
    5.2 自定義Nand-flash IP核實現
        5.2.1 自定義Nand-flash控制器總線讀寫模塊設計
        5.2.2 自定義Nand-flash控制器控制模塊設計
        5.2.3 生成Nand-flash控制器自定義組件
    5.3 自定義視頻AD核實現
    5.4 自定義USB2.0 模塊IP核實現
    5.5 本章小結
第六章 系統搭建及功能驗證
    6.1 引言
    6.2 Nand-flash讀寫驗證及視頻AD仿真驗證
    6.3 電路板實物及實驗結果
    6.4 本章小結
結論及展望
    結論
    創(chuàng)新點
    展望
參考文獻
攻讀學位期間發(fā)表論文與研究成果清單
致謝



本文編號：3847593