發(fā)布時(shí)間：2023-03-05 09:19

　　視線角速率是制導(dǎo)控制中的重要參數(shù)之一,對(duì)其的準(zhǔn)確估計(jì)關(guān)系到系統(tǒng)的整體性能。捷聯(lián)導(dǎo)引頭只能測(cè)得彈體視線角信號(hào),無法直接測(cè)定慣性坐標(biāo)系下的視線角速率,因此需要對(duì)含有噪聲的體視線角測(cè)量信息進(jìn)行求導(dǎo),然后與速率陀螺數(shù)據(jù)相加獲得目標(biāo)視線角速率。在多數(shù)情況下,可以采用差分方法來近似估計(jì)信號(hào)的導(dǎo)數(shù),但是由于噪聲幾乎存在于所有信號(hào)中,所以通過這種方法不能正確估計(jì)信號(hào)的導(dǎo)數(shù)。通過建立合適的對(duì)象模型,Kalman濾波算法可以抑制噪聲,同時(shí)求取信號(hào)的導(dǎo)數(shù)。 本文構(gòu)建了一個(gè)基于FPGA實(shí)現(xiàn)Kalman算法的軟硬件系統(tǒng),用于實(shí)現(xiàn)對(duì)彈體視線角的求導(dǎo),進(jìn)而實(shí)現(xiàn)對(duì)目標(biāo)視線角速率的正確估計(jì)。軟件部分采用模塊化設(shè)計(jì),將系統(tǒng)劃分為A/D控制、Kalman濾波算法和D/A控制三個(gè)主要模塊。濾波算法部分也分解為幾個(gè)功能模塊,采用分時(shí)復(fù)用方法,最大限度地降低算法復(fù)雜度。運(yùn)算部分采用浮點(diǎn)算法,保證了運(yùn)算精度。通過對(duì)子模塊及整個(gè)系統(tǒng)的仿真驗(yàn)證,該方法對(duì)于目標(biāo)跟蹤及導(dǎo)數(shù)估計(jì)都有較好的結(jié)果,滿足設(shè)計(jì)要求。硬件系統(tǒng)包括FPGA最小系統(tǒng)及AD、DA電路,并對(duì)硬件電路進(jìn)行了測(cè)試及軟件下載調(diào)試。 本文的研究對(duì)FPGA在目標(biāo)視線角速率估計(jì)中的應(yīng)用...

【文章頁數(shù)】：64 頁

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
Abstract
目錄
1 緒論
    1.1 國(guó)內(nèi)外研究現(xiàn)狀
        1.1.1 捷聯(lián)導(dǎo)引頭論述
        1.1.2 濾波算法概述
    1.2 課題研究的背景及意義
    1.3 本文主要研究?jī)?nèi)容
        1.3.1 算法研究及Matlab仿真
        1.3.2 軟件設(shè)計(jì)
        1.3.3 硬件系統(tǒng)設(shè)計(jì)
        1.3.4 下載調(diào)試及實(shí)驗(yàn)驗(yàn)證
    1.4 論文構(gòu)成
2 Kalman濾波算法研究
    2.1 隨機(jī)線性離散系統(tǒng)的數(shù)學(xué)模型
    2.2 Kalman濾波算法
    2.3 目標(biāo)機(jī)動(dòng)模型
        2.3.1 常速度模型
        2.3.2 常加速度模型
    2.4 Matlab仿真驗(yàn)證
    2.5 本章小結(jié)
3 Kalman濾波軟件設(shè)計(jì)
    3.1 FPGA設(shè)計(jì)技術(shù)
        3.1.1 FPGA設(shè)計(jì)流程
        3.1.2 Verilog硬件描述語言
        3.1.3 QuartusⅡ開發(fā)軟件
    3.2 A/D控制模塊
        3.2.1 AD芯片工作原理
        3.2.2 A/D控制模塊
    3.3 Kalman濾波算法模塊
        3.3.1 底層浮點(diǎn)運(yùn)算模塊
        3.3.2 p_forcast模塊
        3.3.3 k_pridict模塊
        3.3.4 p_pridict模塊
        3.3.5 state_forcast模塊
        3.3.6 state_pridict模塊
        3.3.7 FIFO模塊
        3.3.8 state_transfer模塊
    3.4 D/A控制模塊
        3.4.1 DA芯片工作原理
        3.4.2 D/A控制模塊
    3.5 模塊仿真驗(yàn)證
        3.5.1 A/D控制模塊仿真驗(yàn)證
        3.5.2 p_forcast模塊仿真驗(yàn)證
        3.5.3 模塊通信仿真驗(yàn)證
        3.5.4 Kalman濾波算法仿真驗(yàn)證
        3.5.5 D/A控制模塊仿真驗(yàn)證
    3.6 本章小結(jié)
4 硬件系統(tǒng)設(shè)計(jì)
    4.1 系統(tǒng)硬件方案總體設(shè)計(jì)
    4.2 FPGA最小系統(tǒng)
        4.2.1 FPGA芯片介紹
        4.2.2 電源電路設(shè)計(jì)
        4.2.3 時(shí)鐘電路設(shè)計(jì)
        4.2.4 復(fù)位電路設(shè)計(jì)
        4.2.5 存儲(chǔ)電路設(shè)計(jì)
        4.2.6 下載配置電路設(shè)計(jì)
    4.3 外圍電路
    4.4 本章小結(jié)
5 系統(tǒng)調(diào)試分析
    5.1 硬件檢測(cè)
    5.2 下載及實(shí)驗(yàn)
    5.3 本章小結(jié)
6 總結(jié)與展望
    6.1 總結(jié)
    6.2 展望
致謝
參考文獻(xiàn)



本文編號(hào)：3755928