設(shè)計(jì)了一種基于ARM處理器和現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）的彈丸測(cè)速系統(tǒng)。充分利用FPGA的高速并行處理能力,進(jìn)行多路觸發(fā)電平的捕獲,利用ARM進(jìn)行邏輯控制與數(shù)據(jù)存儲(chǔ)交互。實(shí)驗(yàn)結(jié)果表明:系統(tǒng)測(cè)速的精度在2%以內(nèi),滿足實(shí)際工程應(yīng)用的要求。 

【文章頁(yè)數(shù)】：3 頁(yè)

【文章目錄】：
0 引言
1 系統(tǒng)總體分析
    1.1 不同測(cè)試靶的需求分析
    1.2 測(cè)量時(shí)間數(shù)量級(jí)計(jì)算
    1.3 原始測(cè)試波形特性考慮
2 系統(tǒng)硬件設(shè)計(jì)
    2.1 測(cè)速儀硬件總體設(shè)計(jì)
    2.2 電源設(shè)計(jì)
    2.3 計(jì)數(shù)器設(shè)計(jì)與CPU設(shè)計(jì)
    2.4 數(shù)據(jù)存儲(chǔ)
    2.5 顯示交互設(shè)計(jì)
    2.6 2.4 G串口通信設(shè)計(jì)
    2.7 主動(dòng)靶通用測(cè)試接口與可拆卸測(cè)試接口設(shè)計(jì)
3 系統(tǒng)軟件設(shè)計(jì)
    3.1 邏輯控制與數(shù)據(jù)存儲(chǔ)交互模塊
    3.2 多路觸發(fā)電平捕獲器模塊
4 系統(tǒng)測(cè)試結(jié)果
5 結(jié)束語(yǔ)



本文編號(hào)：3669796