現(xiàn)代戰(zhàn)爭(zhēng)對(duì)于打擊精度和毀傷效果的要求越來(lái)越高,為了實(shí)現(xiàn)高價(jià)值彈藥對(duì)目標(biāo)的高效毀傷,對(duì)引信安全系統(tǒng)控制模塊的功能要求越來(lái)越強(qiáng)大,電路也越來(lái)越復(fù)雜,在武器系統(tǒng)的應(yīng)用中,要求引信安全控制電路能夠與彈載任務(wù)機(jī)進(jìn)行信息交互,同時(shí)還要完成對(duì)起爆控制電路進(jìn)行起爆參數(shù)的裝定,以電信號(hào)的形式向彈載遙測(cè)裝置實(shí)時(shí)返回引信的安全和工作狀態(tài),適時(shí)執(zhí)行解保操作,并對(duì)執(zhí)行后的結(jié)果進(jìn)行識(shí)別。所以引信安全系統(tǒng)控制器的可靠性直接決定了引信的安全性。本文采用微處理器實(shí)現(xiàn)引信安全電子系統(tǒng)的設(shè)計(jì),并對(duì)電路采取一定的電磁兼容手段保障在復(fù)雜電磁環(huán)境下引信安全可靠的工作,其中對(duì)電源以及信號(hào)采取了隔離手段,提高了信噪比,并能夠有效的減少外部干擾造成的系統(tǒng)故障,有效的提高了引信安全控制器的可靠性,采用比傳統(tǒng)單片機(jī)執(zhí)行速度更快的FPGA作為主處理器,其靈活性強(qiáng),且對(duì)于功能的擴(kuò)展性更好,能夠兼容其他外設(shè),在設(shè)計(jì)中,使用串行通訊方式實(shí)現(xiàn)引信與飛行器或者其他平臺(tái)之間的雙向信息傳輸和控制,將引信自身的狀態(tài)信息能夠傳輸?shù)綔y(cè)試平臺(tái),通過(guò)軟件編程實(shí)現(xiàn)通訊和起爆電路的控制,并在開發(fā)平臺(tái)進(jìn)行相關(guān)的測(cè)試,驗(yàn)證了功能性指標(biāo)。通過(guò)引信全電子安全系統(tǒng)的設(shè)計(jì),能夠?yàn)?.. 

【文章頁(yè)數(shù)】：71 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
abstract
第一章 緒論
    1.1 本課題的意義
    1.2 國(guó)內(nèi)外引信控制電路系統(tǒng)的發(fā)展研究
    1.3 本文主要研究工作
第二章 某型導(dǎo)彈引信安全控制系統(tǒng)
    2.1 需求概述
        2.1.1 引信功能描述
        2.1.2 接口關(guān)系
        2.1.3 工作時(shí)序
    2.2 標(biāo)準(zhǔn)串口通信協(xié)議
    2.3 裝定接口通信協(xié)議
    2.4 本章小結(jié)
第三章 硬件電路設(shè)計(jì)方案
    3.1 系統(tǒng)總體方案
    3.2 系統(tǒng)電源管理部分
        3.2.1 隔離電源模塊
        3.2.2 降壓型開關(guān)電源
        3.2.3 線性電源
        3.2.4 中央處理器電源
        3.2.5 供電設(shè)計(jì)要求
    3.3 一級(jí)解保模塊
        3.3.1 一級(jí)解保信號(hào)識(shí)別
        3.3.2 解保執(zhí)行
    3.4 遠(yuǎn)解模塊
    3.5 解保狀態(tài)識(shí)別模塊
    3.6 標(biāo)準(zhǔn)串口通信模塊
    3.7 倍壓控制模塊
    3.8 模擬電路可靠性設(shè)計(jì)
        3.8.1 電氣隔離
        3.8.2 浪涌防護(hù)
    3.9 本章小結(jié)
第四章 智能引信系統(tǒng)的實(shí)現(xiàn)
    4.1 智能引信系統(tǒng)硬件實(shí)現(xiàn)
        4.1.1 目標(biāo)探測(cè)信號(hào)模塊的實(shí)現(xiàn)
    4.2 配置電路
        4.2.1 配置電路原理
        4.2.2 配置方法
    4.3 FPGA與 VHDL介紹
        4.3.1 FPGA的開發(fā)流程
        4.3.2 開發(fā)環(huán)境概述
    4.4 功能模塊設(shè)計(jì)
        4.4.1 測(cè)試模塊
        4.4.2 解除保險(xiǎn)控制模塊
        4.4.3 起爆控制模塊
        4.4.4 外部時(shí)鐘模塊
    4.5 選型與設(shè)計(jì)
        4.5.1 硬件實(shí)物
        4.5.2 FPGA電源電路
        4.5.3 時(shí)鐘電路
        4.5.4 JTAG電路
    4.6 本章小結(jié)
第五章 軟件調(diào)試與測(cè)試
    5.1 串口通訊測(cè)試
    5.2 起爆控制測(cè)試
        5.2.1 DDS相位累加器和相位調(diào)制器的設(shè)計(jì)
        5.2.2 DDS的總體設(shè)計(jì)
        5.2.3 解除保險(xiǎn)控制模塊調(diào)試
    5.3 本章小結(jié)
第六章 總結(jié)和展望
    6.1 總結(jié)與創(chuàng)新點(diǎn)
    6.2 展望
參考文獻(xiàn)
致謝



本文編號(hào)：3659810