發(fā)布時間：2017-08-31 09:03

  本文關鍵詞：基于Actel FPGA的1394總線控制節(jié)點邏輯設計與驗證

  更多相關文章： AS5643協(xié)議 總線控制節(jié)點 FPGA UVM

【摘要】：近年來綜合航空電子領域迅速發(fā)展,傳統(tǒng)的IEEE1394B總線在性能和體系結構已不能滿足航電系統(tǒng)對數(shù)據(jù)傳輸?shù)臅r效性、確定性和穩(wěn)定性的要求。經(jīng)過SAE組織對IEEE1394B總線的重新裁剪和限定,形成了目前更適合航電系統(tǒng)的SAE AS5643協(xié)議,本設計是基于AS5643協(xié)議對航電系統(tǒng)總線控制節(jié)點的探索研究。在研究分析AS5643協(xié)議的基礎上,完成了一種基于FPGA實現(xiàn)的AS5643協(xié)議處理單元的設計,實現(xiàn)安全性和確定性更高、延遲更小的數(shù)據(jù)通信網(wǎng)絡標準,提高了通信系統(tǒng)的容錯能力和完整性。本設計完成了總線控制節(jié)點作為根節(jié)點的具體功能實現(xiàn),正確完成與遠程節(jié)點的信息交互,接收遠程節(jié)點狀態(tài)信息實現(xiàn)監(jiān)控目的,從而保證整個系統(tǒng)正確運行。利用Veriolg硬件描述語言完成邏輯設計,使用模塊劃分方法完成設計的所有功能過程實現(xiàn),完成1394總線控制節(jié)點正確通信機制的目標,包括初始化流程設計、工作狀態(tài)設計、STOF消息的同步機制、節(jié)點與鏈路層之間的通信流程和特定消息的處理機制,提高了設計可讀行和通用性,提高了排故效率使故障點更有針對性。在硬件設計過程中,采用FLASH存儲收發(fā)消息的相關配置信息,縮短了通信延遲時間。利用UVM驗證方法學建立了驗證平臺,根據(jù)芯片手冊的時序要求完成了包括PCI組件、LLC組件、計分板組件和參考模型的開發(fā),并在Lunix操作系統(tǒng)下運行實現(xiàn)。UVM驗證平臺的高度自動化能力在很大程度上縮短了芯片的開發(fā)周期,降低了開發(fā)成本,實現(xiàn)了大規(guī)模隨機化驗證,成功完成了本設計的功能仿真驗證工作。本設計的科研工作驗證了IEEE1394總線AS5643協(xié)議在航空電子領域的優(yōu)越性,也對未來各種航空航天設備使用該協(xié)議作了有益的探索。
【關鍵詞】：AS5643協(xié)議 總線控制節(jié)點 FPGA UVM
【學位授予單位】：西安電子科技大學
【學位級別】：碩士
【學位授予年份】：2015
【分類號】：V243
【目錄】：

• 摘要5-6
• ABSTRACT6-11
• 縮略語對照表11-15
• 第一章 緒論15-19
• 1.1 課題研究的背景與意義15
• 1.2 國內(nèi)外研究現(xiàn)狀15-16
• 1.2.1 國外研究現(xiàn)狀15-16
• 1.2.2 國內(nèi)研究現(xiàn)狀16
• 1.3 本文研究的主要內(nèi)容16-19
• 第二章 IEEE1394節(jié)點與SAE AS5643協(xié)議分析19-25
• 2.1 節(jié)點和模塊的結構19-20
• 2.2 SAE AS5643協(xié)議20-23
• 2.2.1 通信的確定性20-21
• 2.2.2 通信的可靠性21
• 2.2.3 數(shù)據(jù)總線結構及操作21
• 2.2.4 基本網(wǎng)絡結構21-22
• 2.2.5 帶有閉環(huán)的網(wǎng)絡結構22-23
• 2.3 本章小結23-25
• 第三章 1394總線系統(tǒng)結構設計25-31
• 3.1 總線控制節(jié)點25
• 3.2 主要功能描述25
• 3.3 邏輯結構設計25-27
• 3.4 體系結構27-29
• 3.5 本章小結29-31
• 第四章 1394總線控制節(jié)點邏輯設計31-61
• 4.1 接.信號描述和地址空間分配31-41
• 4.1.1 PCI主機從接34-36
• 4.1.2 鏈路層芯片接36-38
• 4.1.3 外部FLASH接38-39
• 4.1.4 外部DPRAM接.時序39-40
• 4.1.5 地址空間分配及可訪問資源定義40-41
• 4.2 節(jié)點詳細功能描述41-49
• 4.2.1 初始化流程41-42
• 4.2.2 工作狀態(tài)42-43
• 4.2.3STOF包發(fā)送43-44
• 4.2.4 異步流包發(fā)送44-47
• 4.2.5 異步流接收47-49
• 4.3 節(jié)點內(nèi)部模塊設計49-59
• 4.3.1 時鐘復位模塊49-50
• 4.3.2 主機接.模塊50
• 4.3.3 配置表自加載模塊50-52
• 4.3.4AS5643協(xié)議處理模塊52-59
• 4.4 本章小結59-61
• 第五章 仿真驗證61-89
• 5.1 SYSTEM VERILOG61-63
• 5.2 UVM環(huán)境63-67
• 5.2.1 UVM驗證平臺架構63-64
• 5.2.2 UVM基礎64-67
• 5.3 基于UVM的仿真驗證67-87
• 5.3.1 CC DUV(Design Under Verification)67-68
• 5.3.2 CC驗證計劃及UVM驗證環(huán)境設計68-69
• 5.3.3 PCI UVC設計69-73
• 5.3.4 LLC UVC設計73-74
• 5.3.5 CC節(jié)點UVC與記分板74-75
• 5.3.6 CC驗證環(huán)境整合75-77
• 5.3.7 腳本文件77-78
• 5.3.8 測試用例與仿真結果分析78-85
• 5.3.9 覆蓋率報告分析85-87
• 5.4 本章小結87-89
• 第六章 結論與展望89-91
• 6.1 研究結論89-90
• 6.2 研究展望90-91
• 參考文獻91-93
• 致謝93-95
• 作者簡介95-96

【相似文獻】

中國期刊全文數(shù)據(jù)庫 前10條

1 李云,王寶良,丁在田,王延偉;基于SJA1000的CAN總線控制節(jié)點的設計與實現(xiàn)[J];空軍工程大學學報(自然科學版);2003年03期

2 余先濤,曹先韜,莫易敏,朱接印;基于總線控制機的機車油脂自動發(fā)放系統(tǒng)的實現(xiàn)[J];鐵路計算機應用;2005年05期

3 萬金領,王仁人,宮濤;氣動閥島的微機總線控制方法[J];新技術新工藝;2000年07期

4 李祥珍,郭喜慶,汪懋華;RTU的總線控制方式分析[J];電力自動化設備;1998年01期

5 余少波;王寶柱;;HJ—90總線控制協(xié)議設計[J];海軍工程學院學報;1992年02期

6 ;海泰電子推出PXI Express總線控制平臺[J];電子測量與儀器學報;2012年01期

7 ;信息動態(tài)[J];電氣應用;2005年06期

8 李曉建;張霞;余維榮;吳金才;趙亮清;;基于通用I/O接口的CAMAC總線控制單元簡化設計[J];宇航計測技術;2012年02期

9 李壯舉,蓋曉華,于兆和;基于CompoBus/D的總線控制網(wǎng)絡[J];電氣時代;2002年10期

10 李建民;;TDA8841(OM8838PS)I~2C總線控制的TV處理器維修資料(上)[J];家電檢修技術;2009年10期

中國重要報紙全文數(shù)據(jù)庫 前2條

1 河北 王春明;I~（2）C總線控制彩電的維修特點與方法[N];電子報;2004年

2 廣東 姚菲子;雙聲道音頻處理器M62421SP的應用及檢修[N];電子報;2005年

中國碩士學位論文全文數(shù)據(jù)庫 前2條

1 趙志強;基于Actel FPGA的1394總線控制節(jié)點邏輯設計與驗證[D];西安電子科技大學;2015年

2 張洋;基于PCI總線控制卡的研究與實現(xiàn)[D];電子科技大學;2006年

，

本文編號：764658