自動測試技術(shù)在航空航天領(lǐng)域的應(yīng)用中,存在著很多環(huán)境惡劣、極端的測試場所。這些測試場所一般是人無法到達(dá)或有損身體健康的,因此需要通過測試系統(tǒng)使人與被測對象之間保持一定的安全距離。因?yàn)闇y試系統(tǒng)與被測對象之間是通過高速數(shù)據(jù)傳輸系統(tǒng)來實(shí)現(xiàn)通信,所以采取有效的傳輸方案來提高數(shù)據(jù)遠(yuǎn)距離傳輸?shù)目煽啃允潜菊n題研究需要解決的關(guān)鍵問題。本文首先介紹了數(shù)據(jù)傳輸平臺的設(shè)計,并詳細(xì)闡述了高速串行總線傳輸?shù)挠布O(shè)計和軟件設(shè)計。通過將高速串行總線接口傳輸距離的理論值和實(shí)測值進(jìn)行對比,發(fā)現(xiàn)了信號在傳輸線上傳輸所存在的不足,傳輸距離越遠(yuǎn),信號衰減越大,產(chǎn)生畸變的可能性也越大。而且遠(yuǎn)距離傳輸,傳輸線上的分布式串聯(lián)電阻會使信號產(chǎn)生反射,破壞信號的完整性。根據(jù)分析的結(jié)果以及出于節(jié)約成本的考慮,決定采用反饋糾錯機(jī)制來提高傳輸?shù)目煽啃浴Ｓ捎诓捎梅答伡m錯機(jī)制會進(jìn)行多次重傳數(shù)據(jù),使數(shù)據(jù)傳輸出現(xiàn)時延,并導(dǎo)致實(shí)際傳輸速率有所下降。因此對停等式ARQ進(jìn)行改進(jìn),基于Pipeline緩存實(shí)現(xiàn)了連續(xù)ARQ設(shè)計。為了實(shí)現(xiàn)反饋糾錯機(jī)制的檢錯功能,對比多種校驗(yàn)碼方案決定采用CRC校驗(yàn)。傳統(tǒng)CRC校驗(yàn)計算方法效率太低,因此需要改進(jìn)CRC校驗(yàn)算法,推導(dǎo)出... 

【文章頁數(shù)】：71 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
abstract
1 緒論
    1.1 課題研究背景及來源
    1.2 課題研究目的及意義
    1.3 研究現(xiàn)狀及發(fā)展趨勢
        1.3.1 數(shù)據(jù)傳輸系統(tǒng)的發(fā)展動態(tài)
        1.3.2 信道編碼技術(shù)的發(fā)展動態(tài)
    1.4 本課題研究內(nèi)容和論文結(jié)構(gòu)
2 數(shù)據(jù)傳輸平臺的搭建
    2.1 數(shù)據(jù)傳輸平臺總體方案設(shè)計
    2.2 高速串行總線傳輸方案設(shè)計
    2.3 高速串行總線傳輸硬件設(shè)計
        2.3.1 電源隔離收發(fā)器ADM2682E的電路設(shè)計
        2.3.2 HOTLink收發(fā)器CY7B923/933的電路設(shè)計
        2.3.3 LVDS傳輸驅(qū)動器和均衡器的電路設(shè)計
    2.4 高速串行總線傳輸軟件設(shè)計
        2.4.1 數(shù)據(jù)幀結(jié)構(gòu)設(shè)計
        2.4.2 HOTLink收發(fā)器CY7B923/933的邏輯設(shè)計
        2.4.3 LVDS串化器和解串器的邏輯設(shè)計
    2.5 本章小結(jié)
3 高速串行總線傳輸?shù)膬?yōu)化設(shè)計
    3.1 傳輸測試與分析
    3.2 優(yōu)化設(shè)計的方向
        3.2.1 信號的衰減和畸變
        3.2.2 信號的完整性
    3.3 糾錯方案設(shè)計
        3.3.1 糾錯方案選擇
        3.3.2 反饋糾錯機(jī)制的實(shí)施方法
    3.4 糾錯方案的關(guān)鍵技術(shù)
        3.4.1 校驗(yàn)碼方案選擇
        3.4.2 CRC校驗(yàn)的優(yōu)化設(shè)計
    3.5 本章小結(jié)
4 高速串行總線傳輸優(yōu)化后的軟件設(shè)計
    4.1 傳輸協(xié)議的重定義
    4.2 發(fā)送方邏輯設(shè)計
    4.3 接收方邏輯設(shè)計
    4.4 時序分析與優(yōu)化設(shè)計
    4.5 本章小結(jié)
5 高速串行總線傳輸優(yōu)化后的測試與分析
    5.1 測試平臺搭建
    5.2 遠(yuǎn)距離傳輸測試
    5.3 測試結(jié)果分析
    5.4 本章小結(jié)
6 結(jié)論與展望
    6.1 研究結(jié)論
    6.2 工作展望
參考文獻(xiàn)
攻讀碩士期間發(fā)表的論文及所參與的研究工作
致謝


【參考文獻(xiàn)】：
期刊論文
[1]基于CRC校驗(yàn)的高速長線LVDS傳輸設(shè)計[J]. 李輝景,王淑琴,任勇峰,甄國涌,焦新泉.  電子器件. 2015(06)
[2]基于FPGA全參數(shù)化CRC的推導(dǎo)及實(shí)現(xiàn)[J]. 闞佳沖,潘文明,鄭堅澤,潘全.  現(xiàn)代電子技術(shù). 2015(08)
[3]CRC查表法的推廣及其在iLOCK聯(lián)鎖系統(tǒng)中的應(yīng)用[J]. 董高云,孫軍峰.  鐵路計算機(jī)應(yīng)用. 2015(01)
[4]一種高速嵌套CRC碼的生成方法及其FPGA實(shí)現(xiàn)[J]. 段斌斌,孫嵩松,焦黎,周文利.  計算機(jī)科學(xué). 2014(09)
[5]電纜分布電容對航天器低頻交流信號傳輸?shù)挠绊懛治鯷J]. 丁凱,陳曉光,溫源.  航天器環(huán)境工程. 2012(05)
[6]一種改進(jìn)的旋轉(zhuǎn)CRC數(shù)據(jù)校驗(yàn)設(shè)計方法[J]. 王永慶,張民選.  國防科技大學(xué)學(xué)報. 2011(06)
[7]基于PCI9054的DMA和突發(fā)數(shù)據(jù)傳輸實(shí)現(xiàn)[J]. 王騏,王青萍.  物聯(lián)網(wǎng)技術(shù). 2011(03)
[8]基于PCI9054的PCI高速通信接口實(shí)現(xiàn)[J]. 江勇,萬秋華.  微計算機(jī)信息. 2009(17)
[9]HOTLINK串行信號的一種長線傳輸電路設(shè)計[J]. 閆景富,李淑秋,張震.  微計算機(jī)信息. 2007(08)
[10]CRC編碼算法研究與實(shí)現(xiàn)[J]. 李宥謀,房鼎益.  西北大學(xué)學(xué)報(自然科學(xué)版). 2006(06)

博士論文
[1]自適應(yīng)光學(xué)波前處理機(jī)高速數(shù)據(jù)傳輸和信號與電源完整性技術(shù)研究[D]. 楊海峰.中國科學(xué)院研究生院（光電技術(shù)研究所） 2014
[2]高速串行通信中的時鐘恢復(fù)技術(shù)[D]. 郭淦.復(fù)旦大學(xué) 2005

碩士論文
[1]遙測振動及沖擊數(shù)據(jù)譜分析卡設(shè)計與實(shí)現(xiàn)[D]. 褚建平.中北大學(xué) 2017
[2]航天飛行器數(shù)據(jù)記錄儀測試臺設(shè)計[D]. 魏巍.中北大學(xué) 2017
[3]基于PXI總線的航天器等效器系統(tǒng)的設(shè)計與實(shí)現(xiàn)[D]. 郭東麗.哈爾濱工業(yè)大學(xué) 2016
[4]基于FPGA的高速串行數(shù)據(jù)傳輸?shù)脑O(shè)計與實(shí)現(xiàn)[D]. 吳長坤.天津工業(yè)大學(xué) 2016
[5]基于PCI9054通用測試臺中長線傳輸模塊的設(shè)計與實(shí)現(xiàn)[D]. 郭柳柳.中北大學(xué) 2015
[6]高速多通道數(shù)據(jù)傳輸系統(tǒng)的設(shè)計與實(shí)現(xiàn)[D]. 李勛.中北大學(xué) 2015
[7]基于PCI總線的外系統(tǒng)等效器的設(shè)計與實(shí)現(xiàn)[D]. 張昊.中北大學(xué) 2014
[8]基于FPGA的多通道模數(shù)混合采集裝置的設(shè)計及實(shí)現(xiàn)[D]. 儲成君.中北大學(xué) 2014
[9]基于USB3.0接口的高速數(shù)據(jù)傳輸技術(shù)研究[D]. 卞美琴.南京理工大學(xué) 2014
[10]高速電路中的信號完整性分析與仿真[D]. 章云.上海交通大學(xué) 2014



本文編號：3671759