發(fā)布時(shí)間：2022-04-27 20:14

　　星載數(shù)傳系統(tǒng)中需要傳輸和存儲(chǔ)多種高速數(shù)據(jù),在以固態(tài)存儲(chǔ)器為存儲(chǔ)芯片時(shí),存在頁(yè)編程的數(shù)據(jù)緩存數(shù)據(jù)量過(guò)大的問(wèn)題。針對(duì)上述問(wèn)題,利用FPGA和DDR3 SDRAM實(shí)現(xiàn)了一種自適應(yīng)多載荷的緩存設(shè)計(jì)。通過(guò)對(duì)載荷速率的自適應(yīng),對(duì)DDR3內(nèi)的存儲(chǔ)空間進(jìn)行動(dòng)態(tài)調(diào)配,利用DDR3的高帶寬,進(jìn)行分時(shí)復(fù)用將各數(shù)據(jù)緩存。實(shí)驗(yàn)驗(yàn)證設(shè)計(jì)總帶寬為17.80 Gb/s,數(shù)據(jù)傳輸穩(wěn)定,無(wú)丟幀,無(wú)地址紊亂現(xiàn)象,有效解決了多載荷高速緩存的問(wèn)題。 

【文章頁(yè)數(shù)】：6 頁(yè)

【文章目錄】：
0 引言
1 總體方案設(shè)計(jì)
2 FPGA邏輯模塊設(shè)計(jì)
    2.1 讀FIFO控制器設(shè)計(jì)
    2.2 MIG控制器設(shè)計(jì)
    2.3 自適應(yīng)數(shù)據(jù)存儲(chǔ)空間控制器設(shè)計(jì)
3 實(shí)驗(yàn)驗(yàn)證
    3.1 FIFO讀控制器驗(yàn)證
    3.2 自適應(yīng)的地址更新驗(yàn)證
    3.3 DDR3的帶寬及讀寫(xiě)正確性驗(yàn)證
4 結(jié)語(yǔ)


【參考文獻(xiàn)】：
期刊論文
[1]基于FPGA的多通道視頻采集系統(tǒng)設(shè)計(jì)實(shí)現(xiàn)[J]. 隋旭陽(yáng),李妍妍,向?qū)W輔,田瑞娟.  兵器裝備工程學(xué)報(bào). 2020(06)
[2]基于FPGA和DDR3 SDRAM的大規(guī)模查找表設(shè)計(jì)與實(shí)現(xiàn)[J]. 梁晨,趙邦信.  電子器件. 2017(04)
[3]基于FPGA的多通道大容量FIFO設(shè)計(jì)[J]. 徐洋洋.  電子測(cè)量技術(shù). 2017(08)
[4]遙感衛(wèi)星通用存儲(chǔ)系統(tǒng)設(shè)計(jì)[J]. 薛小龍,胡劍平,李強(qiáng).  空間電子技術(shù). 2017(02)
[5]星載多任務(wù)并行實(shí)時(shí)調(diào)度管理系統(tǒng)的設(shè)計(jì)[J]. 吳春敏,姜濤,鄧明,李文華.  通信對(duì)抗. 2017 (01)
[6]基于FPGA的DDR3 SDRAM控制器的設(shè)計(jì)與優(yōu)化[J]. 宋明,趙英瀟,林錢(qián)強(qiáng).  電子科技. 2016(11)
[7]Xilinx MIG IP核的研究及大容量數(shù)據(jù)緩沖區(qū)的實(shí)現(xiàn)[J]. 王紅兵,強(qiáng)景,周珍龍.  電子產(chǎn)品世界. 2016(08)
[8]基于DDR3 SDRAM的高速大容量數(shù)據(jù)緩存設(shè)計(jì)[J]. 馬其琪,鮑愛(ài)達(dá).  計(jì)算機(jī)測(cè)量與控制. 2015(09)

碩士論文
[1]基于調(diào)度算法的星載并行存儲(chǔ)單元研究[D]. 潘樂(lè)樂(lè).上海交通大學(xué) 2018
[2]多通道高速數(shù)據(jù)轉(zhuǎn)發(fā)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D]. 任敏.電子科技大學(xué) 2016



本文編號(hào)：3649099