本文關(guān)鍵詞：基于RapidIO總線的進(jìn)程間通信系統(tǒng)的研究與實(shí)現(xiàn)，，由筆耕文化傳播整理發(fā)布。

【摘要】： 航空電子系統(tǒng)是現(xiàn)代戰(zhàn)機(jī)裝備的各電子分系統(tǒng)、設(shè)備的總稱(chēng),在整個(gè)作戰(zhàn)飛行過(guò)程中擔(dān)負(fù)著起飛、本機(jī)導(dǎo)航、飛行控制、目標(biāo)搜索識(shí)別、火控計(jì)算、武器投射、電子戰(zhàn)、通信等多重任務(wù),是現(xiàn)代戰(zhàn)機(jī)的“大腦”和“神經(jīng)中樞”.。隨著現(xiàn)代戰(zhàn)爭(zhēng)向信息戰(zhàn)、網(wǎng)絡(luò)戰(zhàn)發(fā)展,航空電子系統(tǒng)的任務(wù)量日益龐大,迫切需要系統(tǒng)能夠提供增強(qiáng)的信號(hào)處理、信息處理和信息融合的能力。 在航空電子系統(tǒng)中,提高處理器的速度是改善系統(tǒng)性能的解決方案之一。高速緩存和更先進(jìn)的處理器架構(gòu)的使用不斷提高著微處理器的性能,但研究表明處理器總線頻率的增長(zhǎng)速度相對(duì)處理器內(nèi)核性能的增長(zhǎng)速度較慢,而且兩者之間的差距正在不斷擴(kuò)大,這就使得互連總線越來(lái)越成為制約系統(tǒng)性能的瓶頸。近年來(lái),隨著總線技術(shù)沿著交換開(kāi)關(guān)取代共享總線,點(diǎn)到點(diǎn)方式取代寬管道方式,差分信號(hào)取代單端信號(hào),串行I/O取代同步并行I/O的方向發(fā)展,涌現(xiàn)出了以高速串行總線為代表的新一代總線技術(shù),串行RapidIO就是這類(lèi)總線的杰出代表。由于協(xié)議針對(duì)嵌入式領(lǐng)域,在效率、路由選擇、錯(cuò)誤管理、流控,可靠性和擴(kuò)展性上都有完善的考慮,因此非常適合作為航空電子系統(tǒng)中的互聯(lián)總線。 本文對(duì)RapidIO關(guān)鍵技術(shù)進(jìn)行了深入研究,在實(shí)際的硬件環(huán)境中驗(yàn)證了系統(tǒng)枚舉、消息、內(nèi)存共享等功能,并在此基礎(chǔ)上,針對(duì)航空電子系統(tǒng)中應(yīng)用程序的特點(diǎn),設(shè)計(jì)并實(shí)現(xiàn)了基于消息機(jī)制的進(jìn)程間通信系統(tǒng)。從理論分析和實(shí)際測(cè)試的結(jié)果來(lái)看,在對(duì)可靠性和性能都有很高要求的嵌入式領(lǐng)域,基于RapidIO的進(jìn)程間通信系統(tǒng),與在傳統(tǒng)的互聯(lián)方式上構(gòu)建的進(jìn)程間通信系統(tǒng)相比,具有明顯的優(yōu)勢(shì)。
【關(guān)鍵詞】：總線技術(shù) RapidIO 消息機(jī)制 進(jìn)程間通信
【學(xué)位授予單位】：電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2009
【分類(lèi)號(hào)】：V243
【目錄】：

• 摘要4-5
• ABSTRACT5-11
• 第一章 引言11-19
• 1.1 課題研究背景11-12
• 1.2 論文的課題來(lái)源12-13
• 1.3 課題技術(shù)背景13-17
• 1.3.1 互聯(lián)技術(shù)的發(fā)展趨勢(shì)13-14
• 1.3.2 當(dāng)前主流的互聯(lián)總線14-17
• 1.4 本課題的主要工作17
• 1.5 論文的章節(jié)安排17-19
• 第二章 RapidIO 總線技術(shù)19-30
• 2.1 RapidIO 協(xié)議概述19-23
• 2.1.1 RapidIO 協(xié)議層次模型19-20
• 2.1.2 包傳輸與控制符20-21
• 2.1.3 流量控制機(jī)制21-22
• 2.1.4 維護(hù)和差錯(cuò)管理22-23
• 2.2 串行物理層的收發(fā)處理23-24
• 2.3 傳輸層的處理24-25
• 2.4 消息操作機(jī)制25-28
• 2.4.1 消息事務(wù)25-26
• 2.4.2 信箱的實(shí)現(xiàn)結(jié)構(gòu)26-28
• 2.5 本章小結(jié)28-30
• 第三章 RIO-IPC 系統(tǒng)的分析30-44
• 3.1 網(wǎng)絡(luò)層次模型30
• 3.2 對(duì)關(guān)鍵問(wèn)題的設(shè)計(jì)思路30-42
• 3.2.1 連接的建立30-32
• 3.2.2 數(shù)據(jù)的發(fā)送與故障處理32-34
• 3.2.3 數(shù)據(jù)的接收與優(yōu)先級(jí)支持34-36
• 3.2.4 傳輸層流量控制機(jī)制36-37
• 3.2.5 采用工作隊(duì)列機(jī)制處理互斥37
• 3.2.6 事件處理機(jī)制37-39
• 3.2.7 時(shí)鐘管理39-40
• 3.2.8 消息緩存管理40-42
• 3.3 系統(tǒng)總體工作模型42-43
• 3.4 本章小結(jié)43-44
• 第四章 RIO-IPC 系統(tǒng)的軟件設(shè)計(jì)44-61
• 4.1 對(duì)象模型44-57
• 4.1.1 對(duì)象定義44-52
• 4.1.2 對(duì)象靜態(tài)關(guān)系52-54
• 4.1.3 對(duì)象動(dòng)態(tài)模型54-56
• 4.1.4 系統(tǒng)接口定義56-57
• 4.2 包結(jié)構(gòu)設(shè)計(jì)57-60
• 4.3 本章小結(jié)60-61
• 第五章 系統(tǒng)實(shí)現(xiàn)與測(cè)試61-66
• 5.1 RIO-IPC 系統(tǒng)實(shí)現(xiàn)61-62
• 5.2 RIO-IPC 系統(tǒng)測(cè)試62-65
• 5.2.1 測(cè)試平臺(tái)62-63
• 5.2.2 主要性能指標(biāo)的測(cè)試63-65
• 5.3 本章小結(jié)65-66
• 第六章 總結(jié)與展望66-67
• 致謝67-68
• 參考文獻(xiàn)68-71
• 附錄71-76
• 攻碩期間取得的研究成果76-77

【引證文獻(xiàn)】

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前10條

1 黃彬;基于RapidIO互聯(lián)技術(shù)的基帶數(shù)據(jù)交換系統(tǒng)的研究[D];北京郵電大學(xué);2011年

2 汪星宇;RapidIO技術(shù)在信號(hào)處理系統(tǒng)中的應(yīng)用與研究[D];南京理工大學(xué);2009年

3 吳強(qiáng);基于RapidIO系統(tǒng)互連協(xié)議的邏輯設(shè)計(jì)與驗(yàn)證[D];西南交通大學(xué);2009年

4 孫亮;基于RapidIO的高性能嵌入式實(shí)時(shí)處理平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn)[D];西南交通大學(xué);2012年

5 曾茹;SCA規(guī)范下基于RapidIO的CORBA封裝[D];電子科技大學(xué);2012年

6 劉倩茹;基于RapidIO的高速傳輸接口的研究與設(shè)計(jì)[D];華北電力大學(xué);2012年

7 陳穎彬;基于RapidIO接口的光纖通信系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[D];陜西科技大學(xué);2013年

8 仲維亮;基于IP over RapidIO的DDS中間件優(yōu)化實(shí)現(xiàn)[D];西南交通大學(xué);2013年

9 劉云鵬;基于FPGA的RapidIO總線接口設(shè)計(jì)、驗(yàn)證與實(shí)現(xiàn)[D];西安電子科技大學(xué);2013年

10 陳程;串行RapidIO總線在存儲(chǔ)系統(tǒng)中的應(yīng)用研究[D];西安電子科技大學(xué);2013年

  本文關(guān)鍵詞：基于RapidIO總線的進(jìn)程間通信系統(tǒng)的研究與實(shí)現(xiàn)，由筆耕文化傳播整理發(fā)布。

本文編號(hào)：308766