發(fā)布時間：2020-03-27 08:08

【摘要】：FPGA由于其可重構(gòu)、開發(fā)成本低、高性能等優(yōu)勢使其應(yīng)用越來越廣泛。其中SRAM型FPGA在航天領(lǐng)域得到應(yīng)用之后取得了重大突破,FPGA在航天領(lǐng)域應(yīng)用就引起了國內(nèi)外關(guān)注。而由于FPGA制造工藝提高,其特征體積和工作電壓也逐漸減小,以及SRAM型FPGA的存儲易失性等。在宇宙空間高能粒子輻射下,容易發(fā)生單粒子翻轉(zhuǎn)。如果這種翻轉(zhuǎn)不及時糾正,隨著其傳播,可能導(dǎo)致整個系統(tǒng)崩潰,造成不可挽回的損失。圍繞SRAM型FPGA抗軟錯誤方法研究,主要工作如下。首先分析單粒子翻轉(zhuǎn)的來源,并通過建模得到單粒子翻轉(zhuǎn)概率計算公式,進而得到單粒子翻轉(zhuǎn)與器件結(jié)構(gòu)和外部環(huán)境的關(guān)系。根據(jù)國內(nèi)外在抗軟錯誤研究上提出的方法,闡述本論文將從漢明碼、定時刷新、TMR三個方面出發(fā),介紹其原理和仿真過程。本論文主要研究對象是基于SRAM型FPGA板級互聯(lián)之間的抗軟錯誤方法,在此基礎(chǔ)上設(shè)計開發(fā)了一套FPGA開發(fā)板HPDAQMini_2.0作為實驗平臺,并詳細介紹了FPGA開發(fā)板的設(shè)計流程。在本人研究生期間所做的一個項目“PC104檢測平臺設(shè)計”中的串口通信中加入SEM IP核和TMR容錯方法,介紹了SEM IP核的實現(xiàn)過程和UART接口的全三模冗余實現(xiàn)過程。最后,對本文工作做了簡要總結(jié),并針對不足之處做了展望。本文研究意義旨在推進抗軟錯誤方法的研究,給FPGA在輻射環(huán)境中運行時提供抗軟錯誤的基本需求。
【圖文】：

湖 北 工 業(yè) 大 學 碩 士 學 位 論 文第 2 章 軟錯誤來源及容錯方法概要與仿真錯誤來源和介紹于 SRAM 的 FPGA 發(fā)生的軟錯誤主要是指在輻射環(huán)境中，由于高能粒子起的其內(nèi)部半導(dǎo)體材料的 PN 結(jié)被擊穿，在其內(nèi)部產(chǎn)生一條貫穿電路的導(dǎo)。當高能粒子穿過原子時，會導(dǎo)致其電子激勵或電離，沿著導(dǎo)電通路周會發(fā)生能量損失，使單個邏輯單元發(fā)生電平變換，由高電平“1”變?yōu)榈突虻碗娖健?”變?yōu)楦唠娖健?”。這樣的單粒子翻轉(zhuǎn)效應(yīng)會在電子器件，進而引起更多的電平翻轉(zhuǎn)，導(dǎo)致整個 FPGA 發(fā)生功能改變，引起不必。高能粒子擊穿 PN 結(jié)如圖 2.1 所示。

圖 2.2 LET 函數(shù)閾值和離子能量的關(guān)系輯單元假設(shè)為一個單位長度的長方體，，余緯通道和電子器件形成的角度，那么穿過該邏輯將單位邏輯單元發(fā)生單粒子翻轉(zhuǎn)簡化為幾何模、路徑長度分布函數(shù)有關(guān)。如果將單粒子翻轉(zhuǎn)圖 2.2 中 LET 分布函數(shù)的器件發(fā)生單粒子翻LET 函數(shù)得到的對路徑的積分，最終可簡化公經(jīng)度 和余緯度θ結(jié)合的立體角度，L1和量傳遞函數(shù)，與 LET 函數(shù)有關(guān)。Lth表示高能器件的臨界電荷 Q 和器件的工藝和特征尺寸
【學位授予單位】：湖北工業(yè)大學
【學位級別】：碩士
【學位授予年份】：2018
【分類號】：V443

【參考文獻】

相關(guān)期刊論文 前10條

1 WANG ChangYuan;PENG DaiYuan;HAN HongYu;ZHOU LiMengNan;;New sets of low-hit-zone frequency-hopping sequence with optimal maximum periodic partial Hamming correlation[J];Science China(Information Sciences);2015年12期

2 郝亞男;高欣;許仕龍;;SRAM型FPGA的SEU容錯技術(shù)研究[J];中國集成電路;2015年10期

3 黃正峰;申思遠;彭小飛;閆愛斌;魯迎春;;基于時空冗余的容軟錯誤鎖存器設(shè)計[J];電子測量與儀器學報;2015年09期

4 趙磊;王祖林;郭旭靜;華更新;;一種SRAM型FPGA抗軟錯誤物理設(shè)計方法[J];電子與信息學報;2013年04期

5 ;Bitstream decoding and SEU-induced failure analysis in SRAM-based FPGAs[J];Science China(Information Sciences);2012年04期

6 馬寅;;航天用SRAM型FPGA抗單粒子翻轉(zhuǎn)設(shè)計[J];航天器環(huán)境工程;2011年06期

7 周前能;李紅娟;吳貴能;楊虹;;集成電路原理及應(yīng)用教學探索[J];科學咨詢(科技·管理);2011年09期

8 陶曉霞;邢煒;徐啟炳;;Virtex-4系列FPGA糾正單粒子翻轉(zhuǎn)的方法研究[J];空間電子技術(shù);2011年02期

9 韓月濤;潘偉萍;楊帆;崔嵬;;基于FPGA的三模冗余UART電路設(shè)計[J];電子測量技術(shù);2011年03期

10 徐建軍;譚慶平;熊磊;葉俊;;一種針對軟錯誤的程序可靠性定量分析方法[J];電子學報;2011年03期

相關(guān)博士學位論文 前4條

1 閆愛斌;納米集成電路軟錯誤評估方法研究[D];合肥工業(yè)大學;2015年

2 張凡;LHC ALICE電磁量能器點對點讀出電子學研究[D];華中師范大學;2013年

3 王麗云;FPGA設(shè)計及其關(guān)鍵電路輻射加固方法研究[D];復(fù)旦大學;2012年

4 王忠明;SRAM型FPGA的單粒子效應(yīng)評估技術(shù)研究[D];清華大學;2011年

相關(guān)碩士學位論文 前9條

1 馬瑞君;數(shù)字集成電路的防護軟錯誤技術(shù)研究[D];安徽理工大學;2017年

2 陳虹璋;航天用集成電路產(chǎn)品研制項目進度管理應(yīng)用研究[D];中國科學院大學(中國科學院工程管理與信息技術(shù)學院);2017年

3 馮偉;TopMetal2-像素探測器數(shù)據(jù)獲取系統(tǒng)研制[D];華中師范大學;2016年

4 康嘉;基于FPGA配置的電路系統(tǒng)設(shè)計[D];西安電子科技大學;2014年

5 費亞男;基于動態(tài)可重構(gòu)技術(shù)的FPGA中SEU故障容錯方法研究[D];哈爾濱工業(yè)大學;2013年

6 張琴;基于電磁量能器平臺的觸發(fā)信號采集電路的研究[D];華中師范大學;2011年

7 謝楠;宇航用FPGA單粒子效應(yīng)及監(jiān)測方法研究[D];西安電子科技大學;2011年

8 張凡;ALICE EMCal電子學系統(tǒng)FPGA固件設(shè)計[D];華中師范大學;2009年

9 周賢達;曲率效應(yīng)對PN結(jié)擊穿電壓的有效作用[D];電子科技大學;2008年

本文編號：2602719