本文關(guān)鍵詞：深空探測(cè)用數(shù)字式多普勒接收機(jī)的研發(fā)與應(yīng)用

  更多相關(guān)文章： 數(shù)字式多普勒接收機(jī) FPGA Verilog HDL 積分總相位 頻率估計(jì)

【摘要】：深空探測(cè)領(lǐng)域是當(dāng)前和未來航天領(lǐng)域的發(fā)展重點(diǎn)之一,也是近年來研究的熱門課題。深空探測(cè)用數(shù)字式接收機(jī)作為深空無線電科學(xué)探測(cè)的一部分,實(shí)現(xiàn)對(duì)深空飛行器下行信號(hào)的接收與處理,獲取多普勒信號(hào)的頻率、幅值和相位信息,可用于行星大氣掩星反演和深空飛行器的測(cè)軌等應(yīng)用。本文是在數(shù)字接收機(jī)硬件平臺(tái)上,利用Verilog HDL語言以及IP核實(shí)現(xiàn)多普勒參數(shù)的估計(jì),并調(diào)試優(yōu)化整個(gè)系統(tǒng)以實(shí)現(xiàn)接收機(jī)的應(yīng)用。本文首先介紹了課題的研究背景以及國(guó)內(nèi)外發(fā)展現(xiàn)狀。在簡(jiǎn)介數(shù)字接收機(jī)的系統(tǒng)框架后,詳細(xì)闡述了相關(guān)的一些理論基礎(chǔ)。其次著重介紹了多普勒參數(shù)估計(jì)算法,包括相位差法、Rife算法以及CZT算法等,還比較了這幾種算法在不同信噪比下的性能,并對(duì)積分總相位處理算法進(jìn)行了分析和仿真。在上述理論算法研究基礎(chǔ)上,在以FPGA為核心的多普勒接收機(jī)系統(tǒng)中實(shí)現(xiàn)了調(diào)頻率模塊、dual_ram模塊、初相位估計(jì)模塊、幅值估計(jì)模塊以及串口模塊等,并在ISim和Chipscope中進(jìn)行了仿真,仿真結(jié)果表明,各個(gè)模塊均達(dá)到了預(yù)期的功能指標(biāo)。之后把各個(gè)模塊整合為一個(gè)系統(tǒng)工程,并對(duì)其進(jìn)行資源優(yōu)化。最后對(duì)數(shù)字接收機(jī)進(jìn)行了實(shí)驗(yàn)室測(cè)試和現(xiàn)場(chǎng)測(cè)試。在實(shí)驗(yàn)室環(huán)境下,把信號(hào)發(fā)生器產(chǎn)生的特定信號(hào)作為數(shù)字接收機(jī)的輸入,然后對(duì)信號(hào)的頻率、幅值等參數(shù)進(jìn)行估計(jì)；在現(xiàn)場(chǎng)環(huán)境下,則利用MEX的X波段信號(hào)進(jìn)行多普勒測(cè)試。測(cè)試結(jié)果表明,深空探測(cè)用數(shù)字式多普勒接收機(jī)達(dá)到了預(yù)期的功能。
【關(guān)鍵詞】：數(shù)字式多普勒接收機(jī) FPGA Verilog HDL 積分總相位 頻率估計(jì)
【學(xué)位授予單位】：東南大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類號(hào)】：V556
【目錄】：

• 摘要4-5
• Abstract5-8
• 第一章 緒論8-14
• 1.1 研究背景和意義8-9
• 1.2 國(guó)內(nèi)外研究現(xiàn)狀9-12
• 1.2.1 國(guó)外研究現(xiàn)狀9-11
• 1.2.2 國(guó)內(nèi)研究現(xiàn)狀11-12
• 1.3 數(shù)字式接收機(jī)概述12-13
• 1.4 論文內(nèi)容及組織結(jié)構(gòu)13-14
• 第二章 深空探測(cè)用數(shù)字式多普勒接收機(jī)與相關(guān)技術(shù)原理14-30
• 2.1 系統(tǒng)的總體設(shè)計(jì)14-17
• 2.1.1 系統(tǒng)的總體架構(gòu)14-15
• 2.1.2 系統(tǒng)的硬件環(huán)境15-16
• 2.1.3 系統(tǒng)的軟件框架16-17
• 2.2 軟件無線電中的相關(guān)思想17-18
• 2.2.1 軟件無線電的概念和思想17
• 2.2.2 軟件無線電的關(guān)鍵技術(shù)17-18
• 2.3 多普勒接收機(jī)中的數(shù)字下變頻18-23
• 2.3.1 多普勒接收機(jī)中的數(shù)字下變頻18
• 2.3.2 相關(guān)技術(shù)原理18-23
• 2.4 多普勒參數(shù)估計(jì)相關(guān)算法23-29
• 2.4.1 Rife算法23-24
• 2.4.2 CZT算法24-26
• 2.4.2.1 CZT思想24-25
• 2.4.2.2 CZT在頻率初相估計(jì)中的應(yīng)用25-26
• 2.4.3 初相位估計(jì)算法26-28
• 2.4.3.1 初相估計(jì)方法26
• 2.4.3.2 初相估計(jì)方法對(duì)比26-28
• 2.4.4 積分總相位算法28-29
• 2.4.4.1 積分總相位28-29
• 2.4.4.2 積分總相位實(shí)現(xiàn)29
• 2.5 本章小結(jié)29-30
• 第三章 FPGA關(guān)鍵模塊的實(shí)現(xiàn)30-46
• 3.1 調(diào)頻率模塊的實(shí)現(xiàn)30-36
• 3.1.1 調(diào)頻率估計(jì)算法原理30-31
• 3.1.1.1 信號(hào)數(shù)學(xué)模型30
• 3.1.1.2 算法過程30-31
• 3.1.2 調(diào)頻率的FPGA實(shí)現(xiàn)31-32
• 3.1.3 FIFO IP核32-33
• 3.1.4 FFT的IP核33-35
• 3.1.5 Cordic IP核35-36
• 3.2 dual_ram的FPGA實(shí)現(xiàn)36-38
• 3.2.1 dual_ram接口36-37
• 3.2.2 dual_ram類型選擇37-38
• 3.2.3 IP核實(shí)現(xiàn)dual_ram38
• 3.3 初相位估計(jì)實(shí)現(xiàn)38-40
• 3.4 幅值估計(jì)實(shí)現(xiàn)40-41
• 3.5 通訊模塊的實(shí)現(xiàn)41-43
• 3.5.1 串口通信總體框架41-42
• 3.5.2 FPGA實(shí)現(xiàn)串口42-43
• 3.5.3 上位機(jī)串口的實(shí)現(xiàn)43
• 3.6 系統(tǒng)整體模塊43-44
• 3.7 本章小結(jié)44-46
• 第四章 系統(tǒng)的調(diào)試與優(yōu)化46-56
• 4.1 調(diào)試環(huán)境與方法46-47
• 4.2 Rife模塊的仿真與調(diào)試47-49
• 4.2.1 ISim仿真47-48
• 4.2.2 Chipscope在線仿真48-49
• 4.3 調(diào)頻率模塊的仿真與調(diào)試49-51
• 4.3.1 調(diào)頻率估計(jì)仿真50
• 4.3.2 LFM信號(hào)調(diào)試50-51
• 4.4 dual_ram模塊調(diào)試51
• 4.5 相位估計(jì)模塊51-53
• 4.5.1 初相位估計(jì)模塊51-52
• 4.5.2 積分總相位52-53
• 4.6 串口調(diào)試53-54
• 4.7 資源優(yōu)化54-55
• 4.7.1 模塊復(fù)用55
• 4.7.2 資源使用情況55
• 4.8 本章小結(jié)55-56
• 第五章 系統(tǒng)測(cè)試56-64
• 5.1 實(shí)驗(yàn)室測(cè)試56-60
• 5.1.1 測(cè)試方法56
• 5.1.2 多普勒參數(shù)估計(jì)結(jié)果56-60
• 5.1.2.1 頻率估計(jì)結(jié)果分析56-58
• 5.1.2.2 積分總相位結(jié)果分析58-60
• 5.1.2.3 幅值估計(jì)結(jié)果分析60
• 5.2 現(xiàn)場(chǎng)數(shù)據(jù)分析60-63
• 5.2.1 測(cè)試方法60-61
• 5.2.2 測(cè)試結(jié)果61-63
• 5.3 本章小結(jié)63-64
• 第六章 總結(jié)與展望64-66
• 6.1 總結(jié)64
• 6.2 展望64-66
• 致謝66-68
• 參考文獻(xiàn)68-70
• 攻讀碩士學(xué)位期間發(fā)表的論文70

【相似文獻(xiàn)】

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫 前2條

1 韓志偉;深空探測(cè)用數(shù)字式多普勒接收機(jī)的研發(fā)與應(yīng)用[D];東南大學(xué);2015年

2 王保民;軟件高頻多普勒接收機(jī)設(shè)計(jì)與實(shí)驗(yàn)[D];中國(guó)科學(xué)院研究生院（武漢物理與數(shù)學(xué)研究所）;2006年

，

本文編號(hào)：1058806