本文關(guān)鍵詞：脈沖發(fā)生器信號(hào)合成模塊設(shè)計(jì)

  更多相關(guān)文章： 脈沖 數(shù)據(jù)碼型 脈寬 延時(shí) 可靠性

【摘要】：隨著現(xiàn)代信息和通信技術(shù)的快速發(fā)展,高速可編程脈沖信號(hào)已在現(xiàn)代測(cè)量、檢測(cè)、診斷領(lǐng)域得到了廣泛的應(yīng)用。寬帶寬、脈寬和延時(shí)的精密可控的可編程多模式脈沖信號(hào)在測(cè)試中的需求也日益凸顯。本課題針對(duì)國(guó)內(nèi)對(duì)脈沖發(fā)生器的需求,主要任務(wù)是開(kāi)展脈沖發(fā)生器信號(hào)合成技術(shù)的研究,其主要功能是實(shí)現(xiàn)脈寬和延時(shí)精密可控的多模式多功能系列化脈沖信號(hào)。本課題研究?jī)?nèi)容主要包括:1、脈沖信號(hào)合成及控制技術(shù)研究脈沖發(fā)生器產(chǎn)生的脈沖信號(hào)有單脈沖、雙脈沖、群脈沖和數(shù)據(jù),觸發(fā)模式主要有連續(xù)模式、門控模式、猝發(fā)模式和外部寬度模式。本課題研究了不同工作模式下不同脈沖信號(hào)的合成方法,并討論了如何統(tǒng)一各種工作模式下不同脈沖信號(hào)的產(chǎn)生和控制,以增強(qiáng)系統(tǒng)的可靠性,降低電路的復(fù)雜程度。2、高精度、寬覆蓋范圍脈沖寬度和脈沖延時(shí)控制技術(shù)研究本課題充分應(yīng)用信號(hào)延時(shí)技術(shù)和高速D觸發(fā)器,以實(shí)現(xiàn)延時(shí)和脈寬精密可控的脈沖信號(hào)。為了達(dá)到精確和寬范圍的脈寬和延時(shí)控制,本課題將詳細(xì)介紹各種相關(guān)信號(hào)延時(shí)技術(shù),著重闡述FPGA內(nèi)部FIFO延時(shí)電路、計(jì)數(shù)延時(shí)電路、碼型轉(zhuǎn)換電路以及FPGA外部集成的可編程延時(shí)線。課題將結(jié)合不同工作模式下不同脈沖信號(hào)的特征,詳細(xì)闡述如何用延時(shí)電路實(shí)現(xiàn)脈沖信號(hào)的延時(shí)控制和脈寬控制。3、系統(tǒng)可靠性和模塊系列化設(shè)計(jì)與研究脈沖發(fā)生器有連續(xù)、門控和猝發(fā)三種工作模式,有單脈沖、雙脈沖、群脈沖和數(shù)據(jù)四種不同的脈沖類型,脈沖周期既可由內(nèi)部時(shí)鐘確定也可由外部時(shí)鐘確定。為了保證在不同工作模式下在各個(gè)頻率段都能產(chǎn)生穩(wěn)定、有效和有準(zhǔn)確脈寬和延時(shí)的脈沖信號(hào),本課題要充分考慮和研究各信號(hào)通路的延時(shí)影響、溫度對(duì)器件性能的影響、器件傳輸延時(shí)的影響和PCB及FPGA布局布線對(duì)整個(gè)系統(tǒng)性能的影響。本設(shè)計(jì)模塊可用于一個(gè)系列兩種不同型號(hào)(330MHz和400MHz)的脈沖發(fā)生器,其指標(biāo)有所不同,所以需要在保證各型號(hào)功能完整的情況下盡量保證系統(tǒng)的可靠性。
【關(guān)鍵詞】：脈沖 數(shù)據(jù)碼型 脈寬 延時(shí) 可靠性
【學(xué)位授予單位】：電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2016
【分類號(hào)】：TN782
【目錄】：

• 摘要5-6
• ABSTRACT6-10
• 第一章 緒論10-16
• 1.1 本設(shè)計(jì)的研究意義和價(jià)值10-11
• 1.2 脈沖信號(hào)合成技術(shù)國(guó)內(nèi)外發(fā)展現(xiàn)狀11-13
• 1.3 本文主要工作13-16
• 1.3.1 脈沖碼型發(fā)生器的主要技術(shù)指標(biāo)13-14
• 1.3.2 本文的工作內(nèi)容與章節(jié)安排14-16
• 第二章 總體方案設(shè)計(jì)16-36
• 2.1 脈沖合成及控制模塊總體方案設(shè)計(jì)16-18
• 2.2 脈沖產(chǎn)生方案設(shè)計(jì)18-25
• 2.2.1 脈沖的類型及基本參數(shù)18-20
• 2.2.2 計(jì)數(shù)器脈沖產(chǎn)生電路20-21
• 2.2.3 相對(duì)延時(shí)脈沖合成方案21-23
• 2.2.4 基于SRAM的脈沖產(chǎn)生方案23-24
• 2.2.5 脈沖產(chǎn)生總體方案24-25
• 2.3 碼型產(chǎn)生方案設(shè)計(jì)25-29
• 2.3.1 碼型序列的類型及基本參數(shù)25-26
• 2.3.2 SRAM直接合成數(shù)據(jù)碼型方法26-28
• 2.3.3 基于相對(duì)延時(shí)技術(shù)的碼型合成方法28
• 2.3.4 碼型合成總體方案28-29
• 2.4 信號(hào)延時(shí)方案設(shè)計(jì)29-35
• 2.4.1 計(jì)數(shù)器延時(shí)29-30
• 2.4.2 SRAM存儲(chǔ)延時(shí)30-31
• 2.4.3 同步FIFO延時(shí)31-33
• 2.4.4 移位寄存器延時(shí)電路33
• 2.4.5 可編程延遲線33-34
• 2.4.6 信號(hào)延時(shí)及脈寬調(diào)整總體方案34-35
• 2.5 整機(jī)方案設(shè)計(jì)35-36
• 第三章 脈沖碼型產(chǎn)生電路設(shè)計(jì)36-70
• 3.1 時(shí)鐘處理電路設(shè)計(jì)36-39
• 3.1.1 外部時(shí)鐘處理電路37-38
• 3.1.2 FPGA時(shí)鐘處理模塊設(shè)計(jì)38-39
• 3.2 脈沖碼型發(fā)生器工作模式設(shè)計(jì)39-47
• 3.2.1 脈沖碼型發(fā)生器工作模式39-44
• 3.2.2 脈沖碼型發(fā)生器觸發(fā)方式歸一化處理44-47
• 3.3 碼型產(chǎn)生電路設(shè)計(jì)47-61
• 3.3.1 碼型產(chǎn)生總體電路47-48
• 3.3.2 SRAM存儲(chǔ)及控制模塊設(shè)計(jì)48-51
• 3.3.3 并串轉(zhuǎn)換電路設(shè)計(jì)51-52
• 3.3.4 延時(shí)電路設(shè)計(jì)52-56
• 3.3.5 碼型脈寬調(diào)整電路設(shè)計(jì)56-59
• 3.3.6 碼型合成電路59-61
• 3.4 脈沖產(chǎn)生電路61-64
• 3.4.1 脈沖信號(hào)產(chǎn)生總體電路62
• 3.4.2 脈沖群脈沖產(chǎn)生電路62-63
• 3.4.3 雙脈沖產(chǎn)生電路63-64
• 3.5 同步輸出電路設(shè)計(jì)64-68
• 3.5.1 同步觸發(fā)輸出電路設(shè)計(jì)65-66
• 3.5.2 外部選通輸出電路設(shè)計(jì)66-67
• 3.5.3 同步輸出電平調(diào)節(jié)電路67-68
• 3.6 模塊系列化及產(chǎn)品化設(shè)計(jì)68-70
• 第四章 整機(jī)設(shè)計(jì)及電路測(cè)試與分析70-84
• 4.1 整機(jī)結(jié)構(gòu)設(shè)計(jì)70-71
• 4.2 熱設(shè)計(jì)71-72
• 4.3 硬件可靠性設(shè)計(jì)72-73
• 4.4 調(diào)試中遇到的問(wèn)題及解決方法73-75
• 4.5 脈沖合成模塊電路測(cè)試與分析75-84
• 4.5.1 工作模式測(cè)試與分析75-81
• 4.5.2 信號(hào)延時(shí)和脈寬測(cè)試與分析81-84
• 第五章 結(jié)束語(yǔ)84-86
• 致謝86-87
• 參考文獻(xiàn)87-89
• 攻讀碩士期間取得的研究成果89-90
• 附錄90-91

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前1條

1 朱楠;黃建國(guó);付在明;;一種脈寬精密可控的脈沖信號(hào)電路設(shè)計(jì)[J];中國(guó)測(cè)試;2010年02期

中國(guó)博士學(xué)位論文全文數(shù)據(jù)庫(kù) 前1條

1 付在明;高速脈沖波形合成關(guān)鍵技術(shù)研究[D];電子科技大學(xué);2010年

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前3條

1 崔川;LXI脈沖發(fā)生器硬件設(shè)計(jì)[D];電子科技大學(xué);2012年

2 劉金濤;便攜式脈沖發(fā)生器可靠性技術(shù)研究[D];電子科技大學(xué);2010年

3 王惠娟;機(jī)械產(chǎn)品布局設(shè)計(jì)與建模方法的研究[D];天津大學(xué);2004年

，

本文編號(hào)：652048