發(fā)布時間：2017-07-27 07:00

  本文關鍵詞：SNRimp技術研究與實現(xiàn)

  更多相關文章： 信噪比提升 推擠噪聲 極零點圖 零延遲濾波器

【摘要】：在模數(shù)轉換器中,模數(shù)轉換器(ADC, Analog Digital Converter)的精度和速度一直是系統(tǒng)性能的關鍵指標,隨著各項應用與需求的高速發(fā)展,模數(shù)轉換器也在不斷的追求著更快的速度和和更高的精度。采樣數(shù)據(jù)經(jīng)過信噪比提升系統(tǒng)的處理,可以用較少的數(shù)據(jù)位數(shù),在一定的帶寬內,達到與高數(shù)位數(shù)據(jù)相同的信噪比(SNR, Signal Noise Ratio),對于通信接收機等應用系統(tǒng)具有重要的意義。本文首先分析了低數(shù)位條件下信噪比提升技術的工作原理,給出了低數(shù)位條件下信噪比提升系統(tǒng)的實現(xiàn)方案和數(shù)學模型；然后基于MATLAB環(huán)境,搭建了低數(shù)位條件下信噪比提升系統(tǒng)的仿真平臺,利用該仿真平臺,結合理論和實測數(shù)據(jù),在各種濾波器結構下對系統(tǒng)進行了大量的驗證優(yōu)化工作；通過模型仿真,解決了理論推導的線性假設與實際模型的非線性之間的差異性,尋找到實用的系統(tǒng)設計解決方案；之后,運用非均勻零點法,根據(jù)不同應用場景的需求,在250MSps采樣率下,實現(xiàn)了具有四種不同帶寬的、針對14bitADC的濾波器模型,其中包括11bit輸出90MHz帶寬、9bit輸出40MHz帶寬、9bit輸出75MHz帶寬模型,并創(chuàng)新性的實現(xiàn)了一種應用于雙基帶傳輸?shù)碾p45MHz帶寬模型,如果只要求25%的信號帶寬,那么可以實現(xiàn)從14bit到6bit的壓縮級別。接下來,在FPGA硬件平臺中,利用硬件描述語言Verilog,實現(xiàn)了系統(tǒng)的硬件結構。在FPGA設計中,通過零延遲高速FIR濾波器結構,解決了硬件反饋環(huán)路中的系統(tǒng)時延難題；通過對濾波器系數(shù)字長的大量仿真,確定了兼顧硬件資源和運算精度的定點系數(shù)；通過人為干預布局布線、針對濾波器系數(shù)特點進行優(yōu)化、調整濾波器結構等方法,克服了多種影響系統(tǒng)硬件速度的難題。硬件完全實現(xiàn)了在250MSps采樣率下的、具有4種工作模式的低數(shù)位條件下信噪比提升系統(tǒng)。測試結果表明,系統(tǒng)達到了預計指標。并且相關硬件描述語言verilog代碼可以用于ASIC設計之中,對相關ADC芯片的設計具有重要的意義。
【關鍵詞】：信噪比提升 推擠噪聲 極零點圖 零延遲濾波器
【學位授予單位】：東南大學
【學位級別】：碩士
【學位授予年份】：2016
【分類號】：TN792
【目錄】：

• 摘要5-6
• ABSTRACT6-12
• 第1章 緒論12-18
• 1.1 課題背景及研究意義12-13
• 1.2 國內外研究現(xiàn)狀13-16
• 1.3 研究內容與組織結構16-18
• 第2章 信噪比提升系統(tǒng)基礎理論18-26
• 2.1 ADC原理及性能指標18-19
• 2.2 噪聲推擠技術的基本原理19-21
• 2.3 SNRIMP系統(tǒng)結構21-22
• 2.4 SNRIMP技術原理22-24
• 2.5 本章小結24-26
• 第3章 SNRIMP系統(tǒng)設計26-44
• 3.1 概述26-27
• 3.2 FIR濾波器設計方法27-39
• 3.3 ADC實測數(shù)據(jù)檢驗系統(tǒng)有效性39-42
• 3.4 本章小結42-44
• 第4章 SNRIMP仿真平臺設計44-56
• 4.1 概述44-46
• 4.2 平臺設計46-51
• 4.3 工作流程51-54
• 4.4 本章小結54-56
• 第5章 SNRIMP的IP CORE設計及FPGA實現(xiàn)56-80
• 5.1 概述56-59
• 5.2 零延時高速FIR濾波器設計59-63
• 5.3 系統(tǒng)結構63-73
• 5.4 實際測試結果及分析73-78
• 5.5 本章小結78-80
• 第6章 總結與展望80-82
• 6.1 論文內容總結80-81
• 6.2 論文工作展望81-82
• 致謝82-84
• 參考文獻84-86

，

本文編號：580207