本文關(guān)鍵詞：適用于串行接口的時鐘數(shù)據(jù)恢復(fù)電路的設(shè)計，由筆耕文化傳播整理發(fā)布。

【摘要】：近十幾年來,隨著有線通信的迅猛發(fā)展,數(shù)據(jù)的傳輸速率幾乎在成倍的增長。伴隨著數(shù)據(jù)傳輸速率等性能的提高,原本用于光纖通信的串行接口技術(shù)Serdes在電子通信領(lǐng)域嶄露頭角,并逐漸的成為不可取代的關(guān)鍵技術(shù)。這種點對點的串行通信技術(shù)充分利用信道的信道容量,減少所需的傳輸信道和器件引腳數(shù)目,從而大大降低通信成本。時鐘數(shù)據(jù)恢復(fù)電路是Serdes系統(tǒng)的重要組成部分之一,它決定著接收端能否正確的接收到傳輸?shù)臄?shù)據(jù)。本論文首先對時鐘數(shù)據(jù)恢復(fù)電路進行了概述,然后對國內(nèi)外有關(guān)時鐘數(shù)據(jù)恢復(fù)電路的研究的進展進行了介紹;其次介紹了通信系統(tǒng)的模型,并對模型中的各個部分進行了詳細的分析;然后簡單的介紹了各種類型的時鐘數(shù)據(jù)恢復(fù)電路的工作原理,并把對時鐘數(shù)據(jù)恢復(fù)電路最關(guān)心的抖動進行了詳細的研究;最后采用SMIC 180nm工藝設(shè)計了一款可實現(xiàn)2.5Gbps數(shù)據(jù)傳輸速率的時鐘數(shù)據(jù)恢復(fù)電路,時鐘數(shù)據(jù)恢復(fù)電路中既有Verilog實現(xiàn)的數(shù)字部分,也有模擬部分,使用Cadence和QuestaSim軟件對各個模塊電路和整體電路進行仿真,并給出了相應(yīng)的仿真結(jié)果。最后一章,對論文進行了總結(jié),并提出了本論文中設(shè)計的時鐘數(shù)據(jù)恢復(fù)電路所存在的不足以及對未來的期望。
【關(guān)鍵詞】：串行接口 通信模型 時鐘數(shù)據(jù)恢復(fù)電路 相位插值器
【學(xué)位授予單位】：北京理工大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2016
【分類號】：TN402
【目錄】：

• 摘要5-6
• Abstract6-9
• 第1章 緒論9-12
• 1.1 概述9-10
• 1.2 國內(nèi)外研究現(xiàn)狀10-11
• 1.3 論文結(jié)構(gòu)安排11-12
• 第2章 通信模型12-19
• 2.1 發(fā)送端12-14
• 2.2 信道14-17
• 2.2.1 趨膚效應(yīng)14-15
• 2.2.2 串?dāng)_15-16
• 2.2.3 反射16-17
• 2.3 接收端17-18
• 2.4 小結(jié)18-19
• 第3章 時鐘數(shù)據(jù)恢復(fù)電路基礎(chǔ)理論19-34
• 3.1 CDR分類19-20
• 3.2 基于鎖相環(huán)型CDR20-23
• 3.2.1 全速率基于鎖相環(huán)型CDR21-22
• 3.2.2 非全速率基于鎖相環(huán)型CDR22-23
• 3.3 數(shù)�；旌螩DR23-25
• 3.4 數(shù)字CDR25-27
• 3.4.1 異步過采樣CDR25-26
• 3.4.2 同步過采樣CDR26-27
• 3.5 CDR結(jié)構(gòu)小結(jié)27
• 3.6 抖動27-34
• 3.6.1 眼圖29
• 3.6.2 隨機抖動29-30
• 3.6.3 確定性抖動30-34
• 第4章 CDR電路設(shè)計34-52
• 4.1 接收端整體結(jié)構(gòu)34-37
• 4.2 CDR整體電路及工作原理37-38
• 4.3 相位插值器38-44
• 4.3.1 相位插值器工作原理38-39
• 4.3.2 傳統(tǒng)相位插值器的結(jié)構(gòu)39-41
• 4.3.3 本論文所設(shè)計的相位插值器的結(jié)構(gòu)41-44
• 4.4 CDR數(shù)字部分設(shè)計44-51
• 4.4.1 Bang-Bang型鑒相器45-48
• 4.4.2 投票表決電路48-49
• 4.4.3 相位插值器控制信號產(chǎn)生電路49-51
• 4.5 小結(jié)51-52
• 第5章 CDR電路仿真52-60
• 5.1 相位插值器仿真52-55
• 5.2 CDR數(shù)字部分仿真55-57
• 5.3 CDR整體仿真57-59
• 5.4 小結(jié)59-60
• 結(jié)論60-61
• 參考文獻61-65
• 攻讀碩士期間的研究成果65-66
• 致謝66

【相似文獻】

中國期刊全文數(shù)據(jù)庫 前10條

1 陳曾漢;蔡德禮;蔡增華;;帶自恢復(fù)標(biāo)志的自恢復(fù)電路[J];微型機與應(yīng)用;1992年06期

2 房明軒;;副載波恢復(fù)電路[J];電視技術(shù);1981年03期

3 蘇培煦;電視機直流恢復(fù)電路的原理與維修[J];邯鄲師專學(xué)報;1994年Z1期

4 石秀倫，張維琛，蔣妙法，唐伯良;彩電副載波恢復(fù)電路的研究與調(diào)試[J];上海大學(xué)學(xué)報(自然科學(xué)版);1995年03期

5 葉國敬;孫曼;郭淦;洪志良;;一種新型結(jié)構(gòu)的高速時鐘數(shù)據(jù)恢復(fù)電路[J];復(fù)旦學(xué)報(自然科學(xué)版);2006年04期

6 江國強;;實現(xiàn)抑頻調(diào)制(TFM)通信的一種方法[J];桂林電子工業(yè)學(xué)院學(xué)報;1982年01期

7 ;其它電路與技術(shù)[J];電子科技文摘;2001年11期

8 胡建峗;李強;閔昊;;一種適用于射頻電子標(biāo)簽的時鐘數(shù)據(jù)恢復(fù)電路[J];固體電子學(xué)研究與進展;2006年04期

9 張瑞華;謝智波;陸光華;;一種新型的AC-PDP能量恢復(fù)電路[J];光電子技術(shù);2008年02期

10 李學(xué)初;高清運;陳浩瓊;;高性能數(shù)字時鐘數(shù)據(jù)恢復(fù)電路[J];固體電子學(xué)研究與進展;2008年03期

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前10條

1 王張萌;高速SERDES接口的關(guān)鍵電路設(shè)計[D];合肥工業(yè)大學(xué);2015年

2 牛曉良;適用于串行接口的時鐘數(shù)據(jù)恢復(fù)電路的設(shè)計[D];北京理工大學(xué);2016年

3 高寧;高性能過采樣時鐘數(shù)據(jù)恢復(fù)電路的研究與設(shè)計[D];南京郵電大學(xué);2014年

4 蔡偉鵬;應(yīng)用于1394b物理層實現(xiàn)的時鐘數(shù)據(jù)恢復(fù)電路的研究和設(shè)計[D];北京交通大學(xué);2014年

5 趙麗爽;應(yīng)用于超高速光纖通信系統(tǒng)中的CDR電路的研究與設(shè)計[D];華中科技大學(xué);2011年

6 宋超俊;2.5GHz全速率時鐘數(shù)據(jù)恢復(fù)電路的設(shè)計[D];哈爾濱工業(yè)大學(xué);2009年

7 楊宗雄;2.5Gbps時鐘數(shù)據(jù)恢復(fù)電路的設(shè)計[D];電子科技大學(xué);2012年

8 溫朝曄;寬鎖定范圍時鐘數(shù)據(jù)恢復(fù)電路的研究與設(shè)計[D];華中科技大學(xué);2012年

9 王宇磊;基于FPGA的光接收機數(shù)據(jù)恢復(fù)電路的設(shè)計與實現(xiàn)[D];電子科技大學(xué);2008年

10 黃沖;高性能時鐘數(shù)據(jù)恢復(fù)電路的設(shè)計與實現(xiàn)[D];長春理工大學(xué);2009年

  本文關(guān)鍵詞：適用于串行接口的時鐘數(shù)據(jù)恢復(fù)電路的設(shè)計，，由筆耕文化傳播整理發(fā)布。

本文編號：428638