隨著信息技術和半導體工藝的發(fā)展與進步,裝備中集成電路的占比越來越高。為了保證裝備的可靠性及安全性,可測性設計成為電路設計中必須考慮的一個步驟。通信系統作為直接決定裝備能否正常工作的核心模塊,因此設計針對通信設備的機內測試系統十分必要。機內測試的目的是將故障定位到外場或內場可更換單元,進而快速的完成對故障單元的更換,保障裝備的作戰(zhàn)能力。本文基于以上背景,從機內測試的角度研究了通信設備的內部構成,設計了一種應用于通信設備故障診斷的機內測試系統的硬件平臺。所設計的機內測試系統融合了數字電路的邊界掃描測試方式與傳統模擬信號參數測量方式,主要研究內容如下:1.通過分析機內測試的特點以及通信設備的測試需求,并將GJB2547A-2012《裝備測試性工作通用要求》納入設計指導,給出了通信設備機內測試系統的架構并完成了硬件平臺總體方案的設計。2.基于Xilinx全可編程SOC芯片,完成了BIT(Built-in Test)系統的串行總線協議和BIT主系統中PL(Programmable Logic)的邏輯電路設計,實現了主系統與各測試分系統單元的通信、主系統與上位機的通信以及故障顯示等功能。3.針對測試...

【文章頁數】：104 頁

【學位級別】：碩士

【部分圖文】：

圖2-10XC7Z020芯片PS端硬件架構

第二章機內測試系統硬件總體方案設計19各ATU單元幀頭統一為0xF00F。8)測試命令：22字節(jié)，各單元測試命令將在后序章節(jié)詳細闡述。9)ATU測試命令幀尾：2字節(jié)，各ATU測試單元幀尾用于接收命令的校驗，各ATU單元對應的幀尾各不相同。其中模擬BITE命令的幀尾為0xF0A0，....

圖3-2模擬BITE電路圖

電子科技大學碩士學位論文24模擬BITE測試模塊的電路框圖如圖3-1所示，低頻信號首先經過RC衰減網絡，衰減后信號的峰峰值小于4.096V。然后將衰減后的信號接入全差分運算放大器LTC6362的負輸入端，同時將運算放大器的參考電壓設置為2.048V。運算放大器輸出一對差分信號，其....

圖3-6fifogeneratorIP核的主要配置

電子科技大學碩士學位論文26數據發(fā)送時需要從本地的快時鐘域同步到SPI接口的慢時鐘域，為了保證數據在垮時鐘域處理的過程中不出現亞穩(wěn)態(tài)，本文采用異步fifo的方式實現數據的上傳。使用Xilinx提供的fifogeneratorIP核生成所需的fifo，生成過程中的主要配置如圖3-6....

圖3-13DDS參數配置乘法器的實現依靠ISE集成的MultiplierIP核，該IP核的配置過程相對簡潔

電子科技大學碩士學位論文34其中f為頻率分辨率，將上式整理可得：log2clknff（3-25）結合式（3-22）至式（3-25），當輸出頻率為70MHz且100MHzclkf時，設頻率分辨率f1Hz，可算得相位寬度為27位，將其帶入式（3-23），便可得到相位增量為939524....

本文編號：4031222