單電子晶體管具有功耗超低、集成度超高以及與傳統(tǒng)的CMOS電路相兼容等優(yōu)點(diǎn),是制造新一代集成電路最具競(jìng)爭(zhēng)力的納米器件之一�；赟ET的最佳通用邏輯門(mén)ULG.2與傳統(tǒng)的邏輯門(mén)相比,優(yōu)勢(shì)尤為明顯。在介紹邏輯門(mén)ULG.2原理的基礎(chǔ)上,提出了基于SET的最佳通用邏輯門(mén)ULG.2的電路優(yōu)化設(shè)計(jì),利用ULG.2設(shè)計(jì)了全比較器和全加/減器,并對(duì)電路進(jìn)行PSpice仿真。結(jié)果表明:基于SET的最佳通用邏輯門(mén)ULG.2及其應(yīng)用電路結(jié)構(gòu)簡(jiǎn)單,具有晶體管數(shù)少,電路功耗和延遲小的特征。

【文章頁(yè)數(shù)】：4 頁(yè)

【文章目錄】：
1 邏輯門(mén)
    1.1 SET的基本邏輯門(mén)
    1.2 最佳通用邏輯門(mén)ULG.2
2 ULG.2的SET電路及其應(yīng)用
3 電路仿真及分析
4 結(jié) 論



本文編號(hào)：3789619