發(fā)布時(shí)間：2023-04-08 21:08

　　目前針對(duì)分?jǐn)?shù)階混沌系統(tǒng)的研究大多數(shù)都是基于DSP(Digital Signal Processor)平臺(tái),由于分?jǐn)?shù)階混沌系統(tǒng)的復(fù)雜度較大,用DSP實(shí)現(xiàn)存在序列生成速度較慢的問(wèn)題,只能應(yīng)用于對(duì)速度要求不高的系統(tǒng).針對(duì)該問(wèn)題,研究了基于分?jǐn)?shù)階微積分Grunwald-Letnikov(GL)定義的分?jǐn)?shù)階簡(jiǎn)化Lorenz系統(tǒng)的FPGA(field programmable gate array)實(shí)現(xiàn).通過(guò)最大Lyapunov指數(shù)和0～1測(cè)試驗(yàn)證了基于GL定義的分?jǐn)?shù)階簡(jiǎn)化Lorenz系統(tǒng)是混沌的.詳細(xì)分析了基于GL定義的分?jǐn)?shù)階簡(jiǎn)化Lorenz系統(tǒng)的FPGA實(shí)現(xiàn)結(jié)構(gòu),并使用定點(diǎn)數(shù)格式實(shí)現(xiàn)了該系統(tǒng).通過(guò)示波器觀察FPGA輸出結(jié)果與MATLAB仿真結(jié)果一致,從而進(jìn)一步揭示了分?jǐn)?shù)階混沌系統(tǒng)的可實(shí)現(xiàn)性.

【文章頁(yè)數(shù)】：7 頁(yè)

【文章目錄】：
1 分?jǐn)?shù)階簡(jiǎn)化Lorenz混沌系統(tǒng)
2 最大Lyapunov指數(shù)和0～1測(cè)試
3 分?jǐn)?shù)階簡(jiǎn)化Lorenz系統(tǒng)的FPGA實(shí)現(xiàn)
4 結(jié) 語(yǔ)



本文編號(hào)：3786476