隨著數(shù)據(jù)傳輸速率的不斷增長(zhǎng),SerDes,這種用于遠(yuǎn)距離數(shù)據(jù)傳輸?shù)拇型ㄐ偶夹g(shù)正不斷拓展其應(yīng)用領(lǐng)域,從采用光通信的廣域網(wǎng)和局域網(wǎng)到采用電通信的計(jì)算機(jī)板級(jí)接口都有SerDes的身影。如今,SerDes技術(shù)已經(jīng)成為高速接口技術(shù)的主流,在各類(lèi)數(shù)據(jù)通信系統(tǒng)中被廣泛采用。因此,SerDes系統(tǒng)設(shè)計(jì)受到了廣泛關(guān)注。本論文采用TSMC 65nm LP CMOS工藝,設(shè)計(jì)應(yīng)用于40Gb/s SerDes系統(tǒng)中的發(fā)射芯片,該芯片將四路并行輸入的10Gb/s數(shù)據(jù)信號(hào)復(fù)接成一路40Gb/s的串行數(shù)據(jù)輸出,要求輸出數(shù)據(jù)的抖動(dòng)小于0.1UI,輸入?yún)⒖紩r(shí)鐘的頻率為625MHz。本次設(shè)計(jì)的發(fā)射芯片由復(fù)接器和鎖相環(huán)兩個(gè)模塊組成。其中復(fù)接器模塊采用了直接4：1復(fù)接器結(jié)構(gòu),以解決在傳統(tǒng)的高速樹(shù)型結(jié)構(gòu)復(fù)接器中時(shí)序條件難以滿足的問(wèn)題。由于復(fù)接得到的數(shù)據(jù)信號(hào)速率過(guò)高,采用電阻做負(fù)載的普通差分對(duì)的帶寬不夠大,因此在復(fù)接器和輸出緩沖級(jí)均采用電感峰化技術(shù)來(lái)拓展電路的帶寬。鎖相環(huán)模塊采用了電荷泵鎖相環(huán)結(jié)構(gòu),其中：壓控振蕩器采用互補(bǔ)耦合的負(fù)阻LC-VCO結(jié)構(gòu),以增加跨導(dǎo)且簡(jiǎn)化諧振腔設(shè)計(jì)；分頻器鏈路對(duì)速度和功耗進(jìn)行了折中考慮,在第一級(jí)采用...

【文章頁(yè)數(shù)】：93 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
Abstract
第1章 緒論
    1.1 SerDes概述
    1.2 國(guó)內(nèi)外發(fā)展現(xiàn)狀
    1.3 本文主要研究?jī)?nèi)容及組織結(jié)構(gòu)
第2章 復(fù)接器的基本理論
    2.1 復(fù)接器的基本結(jié)構(gòu)
        2.1.1 串行復(fù)接器
        2.1.2 并行復(fù)接器
        2.1.3 樹(shù)型復(fù)接器
    2.2 復(fù)接器中的非理想效應(yīng)
        2.2.1 復(fù)接器中的時(shí)序問(wèn)題
        2.2.2 復(fù)接器中的其他非理想效應(yīng)
    2.3 復(fù)接器的帶寬
        2.3.1 眼圖
        2.3.2 碼間干擾
        2.3.3 碼間干擾和帶寬的關(guān)系
    2.4 大信號(hào)級(jí)聯(lián)系統(tǒng)
第3章 復(fù)接器的設(shè)計(jì)與仿真
    3.1 系統(tǒng)結(jié)構(gòu)
    3.2 電感峰化技術(shù)
    3.3 模塊電路的設(shè)計(jì)與仿真
        3.3.1 正交二分頻器設(shè)計(jì)
        3.3.2 四相脈沖發(fā)生器設(shè)計(jì)
        3.3.3 直接4:1復(fù)接器設(shè)計(jì)
        3.3.4 單轉(zhuǎn)雙電路設(shè)計(jì)
        3.3.5 輸出緩沖設(shè)計(jì)
    3.4 復(fù)接器的版圖與仿真
第4章 電荷泵鎖相環(huán)的基本理論
    4.1 電荷泵鎖相環(huán)概述
        4.1.1 鎖相的概念
        4.1.2 電荷泵鎖相環(huán)的工作原理
    4.2 電荷泵鎖相環(huán)的模塊電路
        4.2.1 分頻器
        4.2.2 鑒頻鑒相器、電荷泵和低通濾波器
        4.2.3 壓控振蕩器
    4.3 電荷泵鎖相環(huán)的環(huán)路分析
    4.4 相位噪聲和抖動(dòng)
        4.4.1 相位噪聲的概念
        4.4.2 抖動(dòng)的定義
        4.4.3 抖動(dòng)和相位噪聲的關(guān)系
    4.5 鎖相環(huán)環(huán)路噪聲分析
第5章 電荷泵鎖相環(huán)的設(shè)計(jì)與仿真
    5.1 環(huán)路參數(shù)的選取
    5.2 模塊電路的設(shè)計(jì)與仿真
        5.2.1 分頻器的設(shè)計(jì)與仿真
        5.2.2 PFD/CP/LPF級(jí)聯(lián)系統(tǒng)的設(shè)計(jì)與仿真
        5.2.3 壓控振蕩器的設(shè)計(jì)與仿真
    5.3 電荷泵鎖相環(huán)系統(tǒng)仿真
        5.3.1 環(huán)路穩(wěn)定性仿真
        5.3.2 噪聲性能仿真
        5.3.3 瞬態(tài)仿真
第6章 40Gb/s SerDes發(fā)射芯片的集成與仿真
第7章 總結(jié)
參考文獻(xiàn)
致謝
攻讀碩士學(xué)位期間發(fā)表的論文



本文編號(hào)：3766921